電感及其形成方法、射頻器件、集成無源器件技術

一種電感，設置于介質層中，所述電感包括本體與凸緣，所述凸緣至少設置于所述本體一個表面且鑲嵌于所述介質層中。此外，本發明專利技術還提供了該電感的形成方法以及包含該電感的射頻器件、集成無源器件。采用本發明專利技術的技術方案，在提高包含該電感的射頻器件、集成無源器件的品質因素Q的同時且工藝簡單。

【技術實現步驟摘要】

本專利技術涉及半導體領域，尤其涉及一種電感及其形成方法、包含該電感的射頻器件、集成無源器件。
技術介紹
現有技術的射頻(RF)電路使用大量的無源器件，比如電感器。無源器件和無源器件電路的微型化是RF器件技術的重要目標。無源器件技術的最新進展產生了集成無源器件(Integrated Passive Device,IK))，其中電感、電容和電阻集成在單個緊密的襯底上。在這些IPD中，電感組件的設計通常需要實現的目標之一就是高品質因素Q，即輸入信號的損耗要小。圖I為現有的一種集成無源器件(Integrated Passive Device)的等效電路圖。現有技術中，為了降低輸入信號的損耗，一般通過減小與電感串聯的電阻的阻值或減小寄生電容，更多信息參見公開號CN 1377071A的中國專利技術專利申請公開說明書。不同于上述方法，本專利技術提出一種新的電感及其形成方法，使得在提高包含該電感的射頻器件、集成無源器件的品質因素Q的同時且工藝簡單。
技術實現思路
本專利技術解決的問題是提出一種新的電感及其形成方法，使得在提高包含該電感的射頻器件、集成無源器件的品質因素Q的同時且工藝簡單。為解決上述問題，本專利技術提供一種電感，設置于介質層中，所述電感包括本體與凸緣，所述凸緣至少設置于所述本體一個表面且鑲嵌于所述介質層中。可選地，所述電感的材質為銅或鋁。可選地，所述凸緣為開口大、底部小的弧形或開口與底部大小一樣的方形。此外，本專利技術還提供了上述電感的形成方法，包括形成第一介質層；在所述第一介質層內形成凹槽；在所述凹槽與第一介質層上淀積導電層；淀積第二介質層，以包埋所述導電層。可選地，所述導電層材質為鋁，所述淀積導電層步驟后，還進行非電感形成區域的導電層的去除，之后進行所述淀積第二介質層的步驟。可選地，所述第一介質層的材質為二氧化硅或氮化硅。可選地，所述凹槽為開口與底部大小一樣的方形槽，在所述第一介質層內形成凹槽是通過光刻、干法刻蝕工藝完成的。可選地，所述凹槽為開口大、底部小的弧形槽，在所述第一介質層內形成凹槽是通 過光刻、濕法去除完成的。可選地，淀積導電層后，在所述第二介質層的上表面還依次進行形成凹槽、在所述凹槽及第二介質層上淀積導電層、在所述導電層上淀積介質層的步驟多次以形成多個電感。另外，本專利技術還提供一種射頻器件、集成無源器件，包含上述的電感。與現有技術相比，本專利技術具有以下優點不同于平板狀的現有電感金屬結構，本專利技術提出在該平板狀的本體的表面上設置一些鑲嵌在介質層中的凸緣，該凸緣增大了電流流過該電感時的橫截面積，因而降低了電阻，更重要地，在高頻電路中，電路流過該電感時，會出現趨膚效應，本專利技術提供的包含凸緣的電感，增大了電流趨于表面流過的通道(即電感的橫截面的周長)，從而減小了輸入信號的損耗，提高了品質因素Q。附圖說明圖I是現有的集成無源器件的等效電路圖；圖2是現有的電感的結構示意圖；圖3是本專利技術提供的一種電感的結構示意圖；圖4是實施例一提供的電感的形成方法流程圖；圖5至圖7是按照圖4中的流程形成的中間結構示意圖；圖8是按照圖4中的流程形成的最終結構示意圖；圖9是圖8中的電感的SEM測試結果圖；圖10是實施例一提供的另一種電感的結構示意圖；圖11是實施例二提供的電感的形成方法流程圖；圖12至圖13是按照圖11中的流程形成的中間結構示意圖；圖14是按照圖11中的流程形成的最終結構示意圖；圖15是實施例三提供的電感形成方法的流程圖；圖16至圖17是按照圖15中的流程形成的中間結構示意圖；圖18是按照圖15中的流程形成的最終結構示意圖；圖19是實施例四提供的電感形成方法的流程圖；圖20是實施例五提供的電感形成方法的中間結構示意圖；圖21是實施例五提供的電感形成方法的最終結構示意圖。具體實施例方式本專利技術人發現，現有的電感為一層平板狀的金屬結構10，被包覆的介質層11電絕緣，如圖2所示。在輸入高頻信號情況下，該沿箭頭方向流入的電流趨于從該平板狀結構10的橫截面的表面101流過，即有“趨膚”效應。針對上述特點，本專利技術提出一種新的電感結構10’，如圖3所示，該結構不僅包括現有的平板狀的結構10(本體)，還包括在該 本體10的表面形成的凸緣12，該凸緣12可以增大趨膚電流通過的等效橫截面，因而減小了與該電感串聯的電阻，降低了能耗，提高了品質因素Q。為使本專利技術的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本專利技術的具體實施方式做詳細的說明。由于本專利技術重在解釋原理，因此，未按比例制圖。實施例一以下結合圖3至圖9，詳細描述電感10’的結構與形成方法，其中，電感10’的材質為招。參照圖4提供的流程圖，首先，執行步驟S11，形成第一介質層20，其截面結構參照圖5所示。該介質層20的目的是對電感進行絕緣，因而能實現該功能的現有的材質都可滿足要求，例如氮化硅、二氧化硅等。接著，執行步驟S12，在所述第一介質層20內形成凹槽21。本實施例一中，凹槽21為開口與底部大小一樣的方形槽，對應的方法是通過光亥IJ、干法刻蝕工藝完成的。需要說明的是，此處的大小一樣并非絕對一樣，只需大致呈方形即可。具體地先對該第一介質層20的上表面進行平坦化，例如采用CMP工藝。接著，在該上表面旋涂光刻膠；使用掩膜板對該光刻膠進行選擇性曝光，顯影后形成圖案化的光刻膠。 上述的光刻、顯影工藝為現有工藝，其參數參考現有工藝的參數。之后，以該圖案化的光刻膠為掩膜進行干法刻蝕，干法刻蝕氣體為對應第一介質層20材質的刻蝕氣體,對于二氧化娃、氮化娃，例如CF4, C3F8等。步驟S12完成后，形成的結構的截面圖仍參照圖5所示。然后，執行步驟S13，在所述凹槽21與第一介質層20上淀積導電層22，如圖6所/Jn o導電層22的材質為作為器件的電感10’所需的材質，本實施例一中為鋁，淀積方法為PVD。在具體實施過程中，由于鋁對小的凹槽21，例如寬度Wl范圍為0. 2微米-2微米，其填充能力比較強，因而在填充完后，其表面趨于平坦，不需額外平坦化工藝。此外，對于該導電層22材質為鋁時，其厚度可以較小，例如0. 5微米-I微米可以填充寬度Wl范圍為0. 2微米-2微米的凹槽21。接著，執行步驟S14，參照圖7所示，利用光刻、刻蝕工藝去除非電感形成區域的導電層22(鋁)。該電感形成區域由設計版圖決定。光刻、刻蝕工藝步驟為首先，在導電層22上表面旋涂光刻膠；使用掩膜板對該光刻膠進行選擇性曝光，顯影后形成圖案化的光刻膠。上述的光刻、顯影工藝為現有工藝，其參數參考現有工藝的參數。之后，以該圖案化的光刻膠為掩膜進行干法刻蝕，干法刻蝕氣體為對應導電層22 (鋁)的刻蝕氣體，例如CF4, C3F8坐寸o本步驟完成后，分別形成了圖3中的電感10’的凸緣12與本體10。最后，執行步驟S15，參照圖8所示，在所述導電層22上淀積第二介質層23。第二介質層23的目的與第一介質層20相同，因而材質選擇也相同。至此，本體10下表面形成有凸緣12 (方形)的電感10’已形成。形成的電感10’被第一介質層20與第二介質層23所組成的介質層所包圍。可以看出，上述的凸緣12形成的密度取決于掩膜板中透光區域(正性光刻膠)或不透光區域(負性光刻膠)的疏密程度。對于圖3中的結構，在輸入高頻信號情況下，該沿箭頭方向流入的電流趨于從該平板狀結構1本文檔來自技高網...

【技術保護點】

【技術特征摘要】

【專利技術屬性】
技術研發人員：黎坡，林偉銘，
申請(專利權)人：上海宏力半導體制造有限公司，
類型：發明
國別省市：