基于負(fù)微分電阻特性的混合SETCMOS D觸發(fā)器制造技術(shù)

本實(shí)用新型專利技術(shù)涉及集成電路技術(shù)領(lǐng)域，特別是一種基于負(fù)微分電阻特性的混合SETCMOS?D觸發(fā)器，該結(jié)構(gòu)的重點(diǎn)是利用SET與CMOS組成的混合電路產(chǎn)生兩種變化方向相反的NDR特性，并利用該特性構(gòu)成兩個(gè)用于存儲(chǔ)電壓值的穩(wěn)態(tài)點(diǎn)，實(shí)現(xiàn)鎖存器的功能,并通過級(jí)聯(lián)兩個(gè)鎖存器實(shí)現(xiàn)D觸發(fā)器功能。與傳統(tǒng)的D觸發(fā)器相比，本實(shí)用新型專利技術(shù)采用的基于負(fù)微分電阻特性的混合SET/CMOSD邊沿觸發(fā)器極大的降低了電路的功耗，并提高了電路的集成度。（*該技術(shù)在2022年保護(hù)過期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

本技術(shù)涉及集成電路
，特別是一種基于負(fù)微分電阻特性的混合SETCMOS D觸發(fā)器。
技術(shù)介紹
當(dāng)MOS管的特征尺寸隨著摩爾定律的發(fā)展進(jìn)入IOOnm以后，其可靠性及電學(xué)特性由于受到量子效應(yīng)的影響面臨著諸多的挑戰(zhàn)。數(shù)字電路隨著MOS管特征尺寸的逐漸縮小，其穩(wěn)定性和集成度也面臨著挑戰(zhàn)。單電子晶體管(single-electron transistor, SET)作為新型的納米電子器件，有望成為MOS管進(jìn)入納米領(lǐng)域后的有力替代者。SET由庫(kù)侖島、柵極電容及兩個(gè)隧穿結(jié)構(gòu)成，主要通過柵極電壓控制電子隧穿而形成電流，具有超小的尺寸和極低的功耗。此外，單電子晶體管還具備獨(dú)特的庫(kù)侖振蕩特性及較高的電荷靈敏度等特 性，能有效地降低電路的復(fù)雜程度。因此，采用SET設(shè)計(jì)電路是解決目前數(shù)字電路面臨的困難的有效方案之一。但是，由于SET具有較高傳輸延遲、較低輸出電平的缺點(diǎn)，僅由SET構(gòu)成的傳統(tǒng)電路并不能獲得所需的性能，且無法與目前成熟的大規(guī)模集成電路相兼容。本技術(shù)采用SET/CM0S混合的形式，構(gòu)建了一個(gè)基于負(fù)微分電阻特性的數(shù)字電路-D觸發(fā)器。
技術(shù)實(shí)現(xiàn)思路
本技術(shù)的目的是提供一種基于負(fù)微分電阻特性的混合SETCMOS D觸發(fā)器，極大的降低了電路的功耗，并提聞了電路的集成度。本技術(shù)采用以下方案實(shí)現(xiàn)一種基于負(fù)微分電阻特性的混合SETCMOS D觸發(fā)器，其特征在于，包括一第一鎖存器，其包括一 NMOS傳輸管、具有NDR特性的混合SET/CMOS電路NDRl以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-M0S1，所述的NDRl和SET-M0S1串聯(lián)，所述NMOS管的漏極連接至該NDRl和SET-M0S1之間；一第二鎖存器，其包括一 PMOS傳輸管、具有NDR特性的混合SET/CM0S電路NDR2以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-M0S2，所述的NDR2和SET-M0S2串聯(lián)，所述PMOS管的漏極連接至該NDR2和SET-M0S2之間；以及一緩沖器，所述的第一鎖存器經(jīng)該緩沖器與所述第二鎖存器連接。在本技術(shù)一實(shí)施例中，所述SET-M0S1和SET-M0S2包括一單電子晶體管SET及一 NMOS管，所述的NMOS管的源極與單電子晶體管SET的漏極連接，所述NMOS管的漏極與所述單電子晶體管SET的柵極連接，該單電子晶體管SET的漏源兩端電壓Kds必須滿足VdsI WCs，其中，Q為總電容，CY=C+Cctrl+Cd+Cs e為元電荷。在本技術(shù)一實(shí)施例中，所述NDRl和NDR2包括一單電子晶體管SET及一 PMOS管，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連，該單電子晶體管SET的漏源兩端電壓Kds必須滿足|匕|化/&，其中，Cs為總電容,e為元電荷。在本技術(shù)一實(shí)施例中，所述單電子晶體管SET由兩個(gè)隧穿結(jié)通過庫(kù)侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫(kù)侖島上，以控制器件的隧穿電流，該單電子晶體管SET的主要參數(shù)包括隧穿結(jié)電容Cd和Cs，隧穿結(jié)電阻ZPd和Rs,柵極電容 和Gfel ;其中，隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即式中'Ec為隧穿結(jié)的充電能'CfCg+CMj+Cd+Cs為單電子晶體管的總電容為元電荷-A為玻爾茲曼常數(shù)'T為環(huán)境溫度；隧穿結(jié)的電阻必須大于量子電阻，即4， 25. 8 ΚΩ，式中&為量子電阻;A為普朗克常量。在本技術(shù)一實(shí)施例中，所述NMOS傳輸管的參數(shù)滿足溝道寬度1為65nm，溝道長(zhǎng)度A1為100 nm,閾值電壓Kth為O. 423 V ;所述PMOS傳輸管的參數(shù)滿足溝道寬度Zfn為65nm，溝道長(zhǎng)度4為100 nm,閾值電壓Kth為-O. 365V ;所述PMOS管的參數(shù)滿足溝道寬度Wv為100 nm，溝道長(zhǎng)度&為65 nm，柵極電壓Kpg為O. 3 V，閾值電壓Vth為-O. 365 V ;所述NMOS管的參數(shù)滿足溝道寬度K為lOOnm，溝道長(zhǎng)度Zn為65nm，閾值電壓Kth為O. 423 V,柵極電壓Vn為O. 26V ;所述單電子晶體管SET的參數(shù)滿足隧穿結(jié)電容C；、Cd為O. 15aF，隧穿結(jié)電阻兄、A為I ΜΩ，背柵電壓Krfril為-O. IV，背柵電壓Κ&12為O. 7V,背柵電容Gtri為O.laF，柵極電容 為O. 2aF。 與傳統(tǒng)的D觸發(fā)器相比，本技術(shù)采用的基于負(fù)微分電阻特性的混合SET/CMOSD觸發(fā)器的工作電流僅僅只有2(Γ40ηΑ，極大的降低了電路的功耗；如果采用純CMOS來實(shí)現(xiàn)緩沖器，本技術(shù)提出的D邊沿觸發(fā)器將需要14個(gè)晶體管，而如果采用SET/CM0S混合結(jié)構(gòu)實(shí)現(xiàn)緩沖器，則需要16個(gè)晶體管，此外由于SET具有極小的面積，與純CMOS構(gòu)成的D邊沿觸發(fā)器相比，本技術(shù)的電路結(jié)構(gòu)具有更小的面積。在低功耗、高集成度的設(shè)計(jì)中能得到很好的應(yīng)用。而且與SET構(gòu)成的觸發(fā)器相比，本技術(shù)有較大的輸出擺幅。附圖說明圖I是單電子晶體管SET結(jié)構(gòu)示意圖。圖2是以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路結(jié)構(gòu)示意圖。圖3是以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路的仿真特性曲線圖。圖4是具有NDR特性的混合SET/CM0S電路NDR電路結(jié)構(gòu)示意圖。圖5是具有NDR特性的混合SET/CM0S電路NDR電路的仿真特性曲線圖。圖6是鎖存器的結(jié)構(gòu)示意圖。圖7是鎖存器的仿真特性曲線圖。圖8是鎖存器的瞬態(tài)仿真結(jié)果示意圖。圖9是本技術(shù)基于負(fù)微分電阻特性的混合SETCMOS D觸發(fā)器的結(jié)構(gòu)示意圖。圖10是該D觸發(fā)器的仿真示意圖。具體實(shí)施方式以下結(jié)合附圖及實(shí)施例對(duì)本技術(shù)做進(jìn)一步說明。本實(shí)施例提供一種基于負(fù)微分電阻特性的混合SETCMOS D觸發(fā)器，其特征在于，包括一第一鎖存器，其包括一 NMOS傳輸管、具有NDR特性的混合SET/CM0S電路NDRl以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-M0S1，所述的NDRl和SET-M0S1串聯(lián)，所述NMOS管的漏極連接至該NDRl和SET-M0S1之間；一第二鎖存器，其包括一 PMOS傳輸管、具有NDR特性的混合SET/CM0S電路NDR2以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-M0S2，所述的NDR2和SET-M0S2串聯(lián)，所述PMOS管的漏極連接至該NDR2和SET-M0S2之間；以及一緩沖器，所述的第一鎖存器經(jīng)該緩沖器與所述第二鎖存器連接。上述NDRl和NDR2包括一單電子晶體管SET及一 PMOS管，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連，該單電子晶體管SET的漏源兩端電壓Kds必須滿足I Kds|<^/(^，其中，Q為總電容，e為元電荷。上述SET-MOSl和SET-M0S2包括一單電子晶體管SET及一 NMOS管，所述的NMOS管的源極與單電子晶體管SET的漏極連接，所述NMOS管的漏極與所述單電子晶體管SET的柵極連接，該單電子晶體管SET的漏源兩端電壓Fds必須滿足I Kds|<V^，其中，Q為總電容，e為元電荷。為了讓一般技術(shù)人員更好的理解本技術(shù)，本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
1.一種基于負(fù)微分電阻特性的混合SETCMOS D觸發(fā)器，其特征在于，包括 一第一鎖存器，其包括一 NMOS傳輸管、具有NDR特性的混合SET/CM0S電路NDRl以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-M0S1，所述的NDRl和SET-MOSl串聯(lián)，所述NMOS管的漏極連接至該NDRl和SET-MOSl之間； 一第二鎖存器，其包括一 PMOS傳輸管、具有NDR特性的混合SET/CM0S電路NDR2以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-M0S2，所述的NDR2和SET-M0S2串聯(lián)，所述PMOS管的漏極連接至該NDR2和SET-M0S2之間；以及 一緩沖器，所述的第一鎖存器經(jīng)該緩沖器與所述第二鎖存器連接。2.根據(jù)權(quán)利要求I所述的基于負(fù)微分電阻...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：魏榕山，陳壽昌，陳錦鋒，何明華，
申請(qǐng)(專利權(quán))人：福州大學(xué)，
類型：實(shí)用新型
國(guó)別省市：