一種低噪聲高分辨率小數(shù)分頻合成器制造技術(shù)

本實(shí)用新型專利技術(shù)涉及一種低噪聲高分辨率小數(shù)分頻合成器，屬移動(dòng)通信小數(shù)分頻合成器技術(shù)領(lǐng)域。它由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、VCO壓控振蕩器、環(huán)路低通濾波器等構(gòu)成，其特點(diǎn)是：FPGA可編程邏輯門陣列芯片分別連接、控制數(shù)模轉(zhuǎn)換集成芯片和頻率合成芯片；頻率合成芯片包括三階差異積分調(diào)制（∑－△）器、雙模分頻器等；三階差異積分調(diào)制（∑－△）器可將噪聲能量推向高頻端，再經(jīng)環(huán)路低通濾波濾除，有效降低相位噪聲，小數(shù)雜散抑制性好。采用雙模分頻器、VCO壓控振蕩器，既提高了頻率分辨率，又加快了鎖定時(shí)間及頻率轉(zhuǎn)換速度，電路結(jié)構(gòu)簡(jiǎn)單；功耗低，性價(jià)比高，工作穩(wěn)定，一致性好；十分適合需要長(zhǎng)時(shí)間加電工作的設(shè)備使用。（*該技術(shù)在2022年保護(hù)過(guò)期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

本技術(shù)涉及一種低噪聲高分辨率小數(shù)分頻合成器，屬移動(dòng)通信小數(shù)分頻合成器

技術(shù)介紹
頻率合成器在通信、電子技術(shù)等領(lǐng)域中已得到廣泛的運(yùn)用。因整數(shù)分頻合成器不能同時(shí)滿足對(duì)輸出頻率的高分辨率及轉(zhuǎn)換速度快的要求，故一般采用小數(shù)分頻合成器。傳統(tǒng)的小數(shù)分頻合成器會(huì)產(chǎn)生相位噪聲，目前的解決辦法是對(duì)相位誤差直接進(jìn)行補(bǔ)償，這樣做其一是會(huì)引入小數(shù)雜散，補(bǔ)償不準(zhǔn)確致使降噪效果差；其二是電路復(fù)雜，制造成本高。
技術(shù)實(shí)現(xiàn)思路
本技術(shù)的目的在于，提供一種采用三階差異積分調(diào)制(E — A)器，避免引入小數(shù)雜散，有效降低相位噪聲，電路結(jié)構(gòu)簡(jiǎn)單，性價(jià)比高；解決現(xiàn)有技術(shù)對(duì)相位誤差直接進(jìn)行補(bǔ)償會(huì)引入小數(shù)雜散、補(bǔ)償不準(zhǔn)確致使降噪效果差、電路復(fù)雜增加制造成本問(wèn)題的低噪聲高分辨率小數(shù)分頻合成器。本技術(shù)是通過(guò)如下的技術(shù)方案來(lái)實(shí)現(xiàn)上述目的的該低噪聲高分辨率小數(shù)分頻合成器由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、集成運(yùn)算放大器、VCO壓控振蕩器、環(huán)路低通濾波器構(gòu)成，其特征在于頻率合成芯片的6 8腳和10腳分別與FPGA可編程邏輯門陣列芯片的35腳、33腳、32腳、90腳連接，其20腳連接基準(zhǔn)頻率發(fā)生器；FPGA可編程邏輯門陣列芯片的22腳、10 12腳、15 18腳通過(guò)導(dǎo)線與數(shù)模轉(zhuǎn)換集成芯片的4 11腳連接，其9腳連接基準(zhǔn)頻率發(fā)生器；數(shù)模轉(zhuǎn)換集成芯片的I腳與集成運(yùn)算放大器的2腳連接，其16腳連接集成運(yùn)算放大器的I腳；集成運(yùn)算放大器的I腳即粗調(diào)電壓輸出端與VCO壓控振蕩器的正極偏壓輸入端連接；頻率合成芯片的I腳即細(xì)調(diào)電壓輸出端與環(huán)路低通濾波器連接，環(huán)路低通濾波器的細(xì)調(diào)電壓輸出端連接VCO壓控振蕩器的負(fù)極偏壓輸入端；VC0壓控振蕩器的射頻輸出端與頻率合成芯片的4腳連接。所述的頻率合成芯片包括三階差異積分調(diào)制(E — A)器、雙模分頻器、參考分頻器、鑒相器；三階差異積分調(diào)制(E — A)器的輸出端與雙模分頻器連接，其輸入端通過(guò)頻率合成芯片的6 8腳、10腳連接FPGA可編程邏輯門陣列芯片的頻率控制字輸出端35腳、33腳、32腳、90腳；參考分頻器的輸入端分別與基準(zhǔn)頻率發(fā)生器、頻率合成芯片的6 8腳、10腳連接；雙模分頻器的小數(shù)分頻輸出端及參考分頻器的參考分頻輸出端均與鑒相器的輸入端連接，雙模分頻器的輸出端分別連接三階差異積分調(diào)制(E — A)器、鑒相器，鑒相器的輸出端與環(huán)路低通濾波器連接。本技術(shù)與現(xiàn)有技術(shù)相比的有益效果在于該低噪聲高分辨率小數(shù)分頻合成器采用三階差異積分調(diào)制(E — A)器、雙模分頻器、鑒相器、VCO壓控振蕩器、環(huán)路低通濾波器等器件，利用差異積分調(diào)制(E — A)器將相位噪聲頻譜推向高頻端，然后通過(guò)環(huán)路低通濾波器將其濾除；有效降低相位噪聲、提高頻率分辨率，雜散抑制性能滿足指標(biāo)要求。電路結(jié)構(gòu)簡(jiǎn)單，性價(jià)比高；解決了現(xiàn)有技術(shù)對(duì)相位誤差直接進(jìn)行補(bǔ)償會(huì)引入小數(shù)雜散、補(bǔ)償不準(zhǔn)確致使降噪效果差、電路復(fù)雜增加制造成本的問(wèn)題。采用雙模分頻器、VCO壓控振蕩器，既提高了頻率分辨率，又加快了鎖定時(shí)間及頻率轉(zhuǎn)換速度，功耗低，效率高，在各種條件下工作均具有很好的穩(wěn)定性和一致性；價(jià)格低廉，體積小巧，十分適合用于長(zhǎng)時(shí)間加電工作的設(shè)備。附圖說(shuō)明附圖I為一種低噪聲高分辨率小數(shù)分頻合成器的工作原理示意圖；附圖2為頻率合成芯片的工作原理示意圖；附圖3為三階差異積分調(diào)制(E — A)器的工作原理示意圖；附圖4為一階差異積分調(diào)制(E — A)器的數(shù)學(xué)模型； 附圖5為環(huán)路低通濾波器和VCO壓控振蕩器的工作原理及電路連接示意圖。具體實(shí)施方式以下結(jié)合附圖對(duì)本技術(shù)的實(shí)施方式進(jìn)行詳細(xì)描述該低噪聲高分辨率小數(shù)分頻合成器由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、集成運(yùn)算放大器、VCO壓控振蕩器、環(huán)路低通濾波器構(gòu)成，其特征在于頻率合成芯片的6 8腳和10腳分別與FPGA可編程邏輯門陣列芯片的35腳、33腳、32腳、90腳連接，其20腳連接基準(zhǔn)頻率發(fā)生器；FPGA可編程邏輯門陣列芯片的22腳、10 12腳、15 18腳通過(guò)導(dǎo)線與數(shù)模轉(zhuǎn)換集成芯片的4 11腳連接，其9腳連接基準(zhǔn)頻率發(fā)生器；數(shù)模轉(zhuǎn)換集成芯片的I腳與集成運(yùn)算放大器的2腳連接，其16腳連接集成運(yùn)算放大器的I腳；集成運(yùn)算放大器的I腳即粗調(diào)電壓輸出端與VCO壓控振蕩器的正極偏壓輸入端連接；頻率合成芯片的I腳即細(xì)調(diào)電壓輸出端與環(huán)路低通濾波器連接，環(huán)路低通濾波器的細(xì)調(diào)電壓輸出端連接VCO壓控振蕩器的負(fù)極偏壓輸入端；VC0壓控振蕩器的射頻輸出端與頻率合成芯片的4腳連接。所述的頻率合成芯片包括三階差異積分調(diào)制(E — A)器、雙模分頻器、參考分頻器、鑒相器；三階差異積分調(diào)制(E — A)器的輸出端與雙模分頻器連接，其輸入端通過(guò)頻率合成芯片的6 8腳、10腳連接FPGA可編程邏輯門陣列芯片的頻率控制字輸出端35腳、33腳、32腳、90腳；參考分頻器的輸入端分別與基準(zhǔn)頻率發(fā)生器、頻率合成芯片的6 8腳、10腳連接；雙模分頻器的小數(shù)分頻輸出端及參考分頻器的參考分頻輸出端均與鑒相器的輸入端連接，雙模分頻器的輸出端分別連接三階差異積分調(diào)制(E — A)器、鑒相器；鑒相器的輸出端與環(huán)路低通濾波器連接。(參見(jiàn)附圖I 5)該低噪聲高分辨率小數(shù)分頻合成器各器件工作過(guò)程如下FPGA可編程邏輯門陣列芯片型號(hào)為XC3S100E ;基準(zhǔn)頻率發(fā)生器通過(guò)其9腳輸入基準(zhǔn)頻率，使其能正常工作。根據(jù)工作頻率，F(xiàn)PGA可編程邏輯門陣列芯片通過(guò)22腳、10 12腳、15 18腳給數(shù)模轉(zhuǎn)換集成芯片4 11腳輸送并行數(shù)據(jù)DBO DB7即粗調(diào)電壓數(shù)據(jù)，同時(shí)，通過(guò)35、33、32和90腳給頻率合成芯片送頻率控制字LE、CE、DATA、CLK。數(shù)模轉(zhuǎn)換集成芯片收到并行數(shù)據(jù)DBO DB7后，輸出電壓VWP至集成運(yùn)算放大器的2腳，通過(guò)集成運(yùn)算放大器的I腳又反饋給數(shù)模轉(zhuǎn)換集成芯片的16腳，最終再通過(guò)集成運(yùn)算放大器I腳輸出模擬電壓RFBACK即粗調(diào)電壓至壓控振蕩器。VCO壓控振蕩器采用哈特萊型壓控振蕩器。粗調(diào)電壓RFBACK是FPGA可編程邏輯門陣列芯片根據(jù)當(dāng)前工作頻率控制數(shù)模轉(zhuǎn)換集成芯片后的輸出電壓。RFBACK粗調(diào)電壓用于控制VCO壓控振蕩器的變?nèi)荻O管組VD12 VD15的正極偏壓，使VCO壓控振蕩器快速振蕩到工作頻率附近；細(xì)調(diào)電壓VCOIN是由VCO壓控振蕩器輸出的射頻信號(hào)VC00UT，通過(guò)頻率合成芯片處理輸出并經(jīng)過(guò)環(huán)路低通濾波器濾波后得到的，細(xì)調(diào)電壓VCOIN可控制變?nèi)荻O管組的負(fù)極偏壓，使VCO壓控振蕩器鎖定在工作頻率。VCO壓控振蕩器鎖定后的穩(wěn)定的射頻信號(hào)VCOOUT輸出到頻率合成芯片的4腳。環(huán)路低通濾波器是低頻無(wú)源濾波器，用于濾除VCOIN細(xì)調(diào)電壓的高頻相位噪聲及其它高頻分量，以輸出一個(gè)固定直流電壓給VCO壓控振蕩器。為了進(jìn)一步改善轉(zhuǎn)換時(shí)間和頻譜純度，采用一定帶寬的窄環(huán)路低通濾波器并使用較高Q值的濾波電容，將環(huán)路低通濾波器設(shè)計(jì)為四階，即四階式低頻無(wú)源濾波器。頻率合成芯片包括三階差異積分調(diào)制(E — A)器、雙模分頻器、參考分頻器、鑒 相器。頻率合成芯片的6 8腳、10腳接收FPGA可編程邏輯門陣列芯片送來(lái)的頻率控制字1^、041八、0^、0￡，這些控制字決定頻率合成芯片的參考分頻器、雙模分頻器的分頻比。基準(zhǔn)頻率發(fā)生本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
1.一種低噪聲高分辨率小數(shù)分頻合成器，由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、集成運(yùn)算放大器、VCO壓控振蕩器、環(huán)路低通濾波器構(gòu)成，其特征在于頻率合成芯片的6 8腳和10腳分別與FPGA可編程邏輯門陣列芯片的35腳、33腳、32腳、90腳連接，其20腳連接基準(zhǔn)頻率發(fā)生器；FPGA可編程邏輯門陣列芯片的22腳、10 12腳、15 18腳通過(guò)導(dǎo)線與數(shù)模轉(zhuǎn)換集成芯片的4 11腳連接，其9腳連接基準(zhǔn)頻率發(fā)生器；數(shù)模轉(zhuǎn)換集成芯片的I腳與集成運(yùn)算放大器的2腳連接，其16腳連接集成運(yùn)算放大器的I腳；集成運(yùn)算放大器的I腳即粗調(diào)電壓輸出端與VCO壓控振蕩器的正極偏壓輸入端連接；頻率合成芯片的I腳即細(xì)調(diào)電壓輸出端與環(huán)路低通濾波器連接，環(huán)路低通濾波器的細(xì)調(diào)電壓輸出端連接V...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：周艷，黃政偉，孫成松，
申請(qǐng)(專利權(quán))人：湖北廣興通信科技有限公司，
類型：實(shí)用新型
國(guó)別省市：