本發(fā)明專利技術(shù)公開了一種電壓檢測(cè)電路，包括：輸入端與信號(hào)輸入端相連，用于根據(jù)信號(hào)輸入端信號(hào)生成邏輯脈沖的脈沖發(fā)生器；輸入端與脈沖發(fā)生器相連，用于將脈沖發(fā)生器發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器；輸入端與濾波器相連，用于將經(jīng)過(guò)濾波器濾波后的邏輯脈沖進(jìn)行反相的第一反相器；與第一反相器相連，用于根據(jù)經(jīng)過(guò)第一反相器反向后的邏輯脈沖導(dǎo)通或截止的第一MOS管；分別與信號(hào)輸入端和第一MOS管的漏極相連，用于根據(jù)信號(hào)輸入端信號(hào)導(dǎo)通或截止的第二MOS管；輸入端分別與第一MOS管和第二MOS管相連，輸出端與電壓輸出端相連，用于將邏輯脈沖狀態(tài)保持并反向的鎖存器。本發(fā)明專利技術(shù)能實(shí)現(xiàn)電路設(shè)計(jì)簡(jiǎn)單、降低電路功耗和減少集成芯片占用面積。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及電壓檢測(cè)
，更具體地說(shuō)，涉及ー種電壓檢測(cè)電路。
技術(shù)介紹
目前，傳統(tǒng)的電壓檢測(cè)電路主要由電阻分壓電路、帶隙基準(zhǔn)電路和電壓比較器組成。如圖I所示，在電壓檢測(cè)過(guò)程中，通過(guò)電阻分壓電路100為電壓比較器104的正極端提供ー個(gè)Vdiv的輸入，帶隙基準(zhǔn)電路102為電壓比較器104的負(fù)極端提供一個(gè)穩(wěn)定的參考電壓Vref。當(dāng)VCC足夠高使得Vdiv大于Vref時(shí),通過(guò)電壓比較器104送出的Vout會(huì)給下級(jí)電路產(chǎn)生激勵(lì)，表示此時(shí)電壓為高電壓，反之則表示此時(shí)電壓為低電壓。由于傳統(tǒng)的電壓檢測(cè)電路中的電阻分壓電路100部分存在電流通路，因此會(huì)使得檢測(cè)電路的功耗增大；并且，由于帶隙基準(zhǔn)電路102和電壓比較器104的電路較為復(fù)雜，因 此會(huì)增加電壓檢測(cè)電路的設(shè)計(jì)難度和増大芯片的面積。
技術(shù)實(shí)現(xiàn)思路
有鑒于此，本專利技術(shù)提供ー種電壓檢測(cè)電路，以實(shí)現(xiàn)電路設(shè)計(jì)簡(jiǎn)單、降低電路功耗和減少集成芯片占用面積。為解決上述技術(shù)問(wèn)題，本專利技術(shù)采用的技術(shù)方案為ー種電壓檢測(cè)電路，包括輸入端與信號(hào)輸入端相連，用于根據(jù)所述信號(hào)輸入端信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器(201);輸入端與所述脈沖發(fā)生器(201)的輸出端相連，用于將所述脈沖發(fā)生器(201)發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器(202)；輸入端與所述濾波器(202)的輸出端相連，用于將經(jīng)過(guò)所述濾波器(202)濾波后的邏輯脈沖進(jìn)行反相的反相器(203)；與所述反相器(203)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(203)反相后的邏輯脈沖導(dǎo)通或截止的MOS管(204)；分別與所述信號(hào)輸入端和MOS管(204)的漏極相連，用于根據(jù)所述信號(hào)輸入端信號(hào)控制導(dǎo)通或截止的MOS管(205)；輸入端分別與所述MOS管(204)和MOS管(205)的漏極相連，輸出端與電壓輸出端相連，用于將所述邏輯脈沖狀態(tài)保持并反向的鎖存器(206)。優(yōu)選地，所述MOS管(204)為PMOS管。優(yōu)選地，所述MOS管(205)為NMOS管。優(yōu)選地，所述脈沖發(fā)生器(201)包括反相器(301)、反相器(302)、反相器(303)和反相器(304);其中所述反相器(301)的輸入端與信號(hào)輸入端相連；所述反相器(301)、反相器(302)、反相器(303)和反相器(304)依次串聯(lián)。優(yōu)選地，所述濾波器(202)包括與非門(307)和反相器(309);其中所述與非門(307)的輸入端分別與所述第反相器(301)的輸出端和反相器(304)的輸出端相連；所述反相器(309)的輸入端與所述與非門(307)的輸出端相連，輸出端與所述反相器(311)的輸入端相連。優(yōu)選地，所述鎖存器(206)包括反相器(316)和反相器(317);其中所述反相器(316)的輸入端與所述MOS管(314)和MOS管(313)的漏極相連,輸出端與電壓輸出端相連；所述反相器(317)的輸入端與所述反相器(316)的輸出端相連，輸出端與所述反相器(316)的輸入端相連。ー種電壓檢測(cè)電路，包括輸入端與信號(hào)輸入端相連，用于根據(jù)所述信號(hào)輸入端信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器(401)；輸入端與所述脈沖發(fā)生器(401)的輸出端相連，用于將所述脈沖發(fā)生器(401)發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器(402)；輸入端與信號(hào)輸入端相連，用于將所述信號(hào)輸入端信號(hào)反相的反相器(403)；與所述反相器(403)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(403)反相后的邏輯控制導(dǎo)通或截止的MOS管(405)；輸入端與所述濾波器(402)的輸出端相連，用于將經(jīng)過(guò)所述濾波器(402)濾波后的邏輯脈沖進(jìn)行反相的反相器(404)；與所述反相器(404)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(404)反相后的邏輯脈沖控制導(dǎo)通或截止的MOS管(406)； 輸入端分別與所述MOS管(405)和MOS管(406)的漏極相連,輸出端與電壓輸出端相連，用于將所述邏輯脈沖狀態(tài)保持并反向的鎖存器(407)。優(yōu)選地，所述MOS管(405)為PMOS管。優(yōu)選地，所述MOS管(406)為NMOS管。優(yōu)選地，所述脈沖發(fā)生器(407)包括反相器(502)、反相器(503)和反相器(504);其中所述反相器(502)的輸入端與信號(hào)輸入端相連；所述反相器(502)、反相器(503)和反相器(504)依次串聯(lián)。優(yōu)選地，所述濾波器(402)包括或非門(507)和反相器(509);其中所述或非門(507)的輸入端分別與所述反相器(504)的輸出端和信號(hào)輸入端相連；所述反相器(509)的輸入端與所述或非門(507)的輸出端相連，輸出端與所述反相器(511)的輸入端相連。優(yōu)選地，所述鎖存器(407)包括反相器(516)和反相器(517);其中所述反相器(516)的輸入端與所述MOS管(514)和MOS管(513)的漏極相連,輸出端與電壓輸出端相連；所述反相器(517)的輸入端與所述反相器(516)的輸出端相連，輸出端與所述反相器(516)的輸入端相連。從上述的技術(shù)方案可以看出，本專利技術(shù)公開的ー種電壓檢測(cè)電路，由于電路中不存在電流通路，因此，在電路工作或靜止時(shí)功耗較低；且構(gòu)成電壓檢測(cè)電路的元器件結(jié)構(gòu)簡(jiǎn)單，降低了電壓檢測(cè)電路設(shè)計(jì)的難度和減小了集成電壓檢測(cè)電路芯片的面積。附圖說(shuō)明為了更清楚地說(shuō)明本專利技術(shù)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術(shù)的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)的電壓檢測(cè)電路的電路圖；圖2為本專利技術(shù)實(shí)施例公開的ー種電壓檢測(cè)電路的電路圖； 圖3為本專利技術(shù)另ー實(shí)施例公開的ー種電壓檢測(cè)電路的電路圖；圖4為本專利技術(shù)另ー實(shí)施例公開的ー種電壓檢測(cè)電路的電路圖；圖5為本專利技術(shù)另ー實(shí)施例公開的ー種電壓檢測(cè)電路的電路圖。具體實(shí)施例方式下面將結(jié)合本專利技術(shù)實(shí)施例中的附圖，對(duì)本專利技術(shù)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本專利技術(shù)的一部分實(shí)施例，而不是全部的實(shí)施例。基于本專利技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本專利技術(shù)保護(hù)的范圍。本專利技術(shù)實(shí)施例公開了ー種電壓檢測(cè)電路，以實(shí)現(xiàn)電路設(shè)計(jì)簡(jiǎn)單、降低電路功耗和減少集成芯片占用面積。如圖2所示，實(shí)施例公開的ー種電壓檢測(cè)電路，包括輸入端與信號(hào)輸入端ENB相連，用于根據(jù)信號(hào)輸入端ENB信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器201 ；輸入端與脈沖發(fā)生器201的輸出端相連，用于將脈沖發(fā)生器201發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器202 ；輸入端與濾波器202的輸出端相連，用于將經(jīng)過(guò)濾波器202濾波后的邏輯脈沖進(jìn)行反向的反相器203;與反相器203輸出端相連，用于根據(jù)經(jīng)過(guò)反相器203反向后的邏輯脈沖導(dǎo)通或截止的MOS管204 ；分別與信號(hào)輸入端ENB和MOS管204的漏極相連，用于根據(jù)信號(hào)輸入端ENB信號(hào)控制導(dǎo)通或截止的MOS管205 ；輸入端分別與MOS管204和MOS管205的漏極相連，輸出端與信號(hào)輸出端OUT相連，用于將邏輯脈沖狀態(tài)保持并反向的鎖存器206。具體的，MOS管204為PMOS管。具體的，MOS管205為NMOS管。如圖3所不,具體的，脈沖發(fā)生器包括反相器301、反相器302、反相本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
【技術(shù)特征摘要】
1.ー種電壓檢測(cè)電路，其特征在于，包括 輸入端與信號(hào)輸入端相連，用于根據(jù)所述信號(hào)輸入端信號(hào)生成邏輯脈沖并將其發(fā)送的脈沖發(fā)生器(201); 輸入端與所述脈沖發(fā)生器(201)的輸出端相連，用于將所述脈沖發(fā)生器(201)發(fā)送的邏輯脈沖進(jìn)行濾波的濾波器(202)； 輸入端與所述濾波器(202)的輸出端相連，用于將經(jīng)過(guò)所述濾波器(202)濾波后的邏輯脈沖進(jìn)行反相的反相器(203)； 與所述反相器(203)輸出端相連，用于根據(jù)經(jīng)過(guò)所述反相器(203)反相后的邏輯脈沖控制導(dǎo)通或截止的MOS管(204)； 分別與所述信號(hào)輸入端和MOS管(204)的漏極相連，用于根據(jù)所述信號(hào)輸入端信號(hào)導(dǎo)通或截止的MOS管(205)； 輸入端分別與所述MOS管(204)和MOS管(205)的漏極相連，輸出端與電壓輸出端相連，用于將所述邏輯脈沖狀態(tài)保持并反向的鎖存器(206)。2.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述MOS管(204)為PMOS管。3.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述MOS管(205)為NMOS管。4.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述脈沖發(fā)生器(201)包括反相器(301)、反相器(302)、反相器(303)和反相器(304);其中 所述反相器(301)的輸入端與信號(hào)輸入端相連； 所述反相器(301)、反相器(302)、反相器(303)和反相器(304)依次串聯(lián)。5.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述濾波器(202)包括與非門(307)和反相器(309);其中 所述與非門(307)的輸入端分別與所述第反相器(301)的輸出端和反相器(304)的輸出端相連； 所述反相器(309)的輸入端與所述與非門(307)的輸出端相連，輸出端與所述反相器(311)的輸入端相連。6.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述鎖存器(206)包括反相器(316)和反相器(317);其中 所述反相器(316)的輸入端與所述MOS管(314)和MOS管(313)的漏極相連，輸出端與電壓輸出端相連； 所述反相器(317)的輸入端與所述反相器(316)的輸出端相連，輸出端與所述反相器(316)的輸入端相連。7.ー種電壓檢...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王林，黃瑞鋒，鄭堅(jiān)斌，
申請(qǐng)(專利權(quán))人：蘇州兆芯半導(dǎo)體科技有限公司，
類型：發(fā)明
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。