DDR信號布線封裝基板以及DDR信號布線封裝方法技術

本發明專利技術提供了一種DDR信號布線封裝基板以及DDR信號布線封裝方法。在芯片上對稱放置多個DDR存儲控制模塊。在芯片之外的區域中，與多個DDR存儲控制模塊相對應地對稱布置多個存儲控制信號引腳。利用對稱布置的多個DDR信號線將多個DDR存儲控制模塊之一分別相對應地連接至多個存儲控制信號引腳之一。DDR信號布線封裝基板包括依次層疊的地平面層、第一介質層、DDR信號層、第二介質層、以及DDR接口電源平面層；其中DDR接口電源平面層和地平面層同時選擇作為DDR信號的參考平面層。通過對稱布置的多個DDR信號過孔，將多個DDR存儲控制模塊之一分別相對應地連接至多個存儲控制信號引腳之一。參照多個DDR信號過孔的位置相應地對稱布置多個地孔。

【技術實現步驟摘要】

本專利技術涉及半導體封裝技術，更具體地說，本專利技術涉及一種DDR信號布線封裝基板以及DDR信號布線封裝方法。
技術介紹
幾乎每一個電子設備，從智能手機到服務器，都使用了某種形式的RAM (RandomAccess Memory)存儲器。由于 SDRAM (Synchronous Dynamic Random Access Memory,同步動態隨機存取存儲器)相對較低的每比特成本，所以提供了速度和存儲很好的結合。因此，SDRAM仍然是大多數計算機以及基于計算機產品的主流存儲器技術。DDR (Double Data Rate)是雙數據速率的SDRAM內存，已經成為今天存儲器技術的選擇。DDR技術不斷發展，不斷提高速度和容量，同時降低成本，減小功率和存儲設備的物 理尺寸。DDR也稱為DDR SDRAM (雙倍速率同步動態隨機存儲器)，其簡稱為DDR。DDR存儲器是在SDRAM存儲器基礎上發展而來的，仍然沿用SDRAM生產體系，因此對于內存廠商而言，只需對制造普通SDRAM的設備稍加改進，即可實現DDR內存的生產，可有效的降低成本。封裝是電子元器件的重要組成部分。DDR高速信號傳輸速率的不斷提高，對封裝基板設計提出了極大的挑戰。目前，在封裝基板設計中為了確保DDR高速信號的信號完整性，通常是通過精確的阻抗設計來提高DDR信號的高速信號傳輸性能。然而，阻抗設計僅僅能夠保證信號的阻抗特性。DDR高速信號傳輸速率高，電流翻轉速率快，如果在DDR高速信號的電流返回路徑上存在較大的電感，將產生顯著的感性噪聲，直接影響DDR高速信號的信號完整性。因此，希望能夠提供一種能夠提高DDR信號的高速信號傳輸性能的適用于DDR高速信號的封裝基板設計方法。
技術實現思路
本專利技術所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種適用于DDR高速信號的封裝基板設計方法，其能夠減小封裝基板物理設計的復雜度，同時縮短DDR高速信號的電流返回路徑進而減小環路電感，提高DDR信號的高速信號傳輸性能。根據本專利技術的第一方面，提供了一種DDR信號布線封裝基板，其包括在所述DDR信號布線封裝基板的芯片上對稱放置的多個DDR存儲控制模塊；在所述DDR信號布線封裝基板的所述芯片之外的區域中布置的與所述多個DDR存儲控制模塊相對應地對稱布置的多個存儲控制信號引腳；以及將所述多個DDR存儲控制模塊之一分別相對應地連接至所述多個存儲控制信號引腳之一的對稱布置的多個DDR信號線。優選地，在上述DDR信號布線封裝基板中，所述DDR信號布線封裝基板依次層疊的地平面層、第一介質層、DDR信號層、第二介質層、以及DDR接口電源平面層；其中所述DDR接口電源平面層和所述地平面層同時選擇作為DDR信號的參考平面層。優選地，上述DDR信號布線封裝基板進一步包括將所述多個DDR存儲控制模塊之一分別相對應地連接至所述多個存儲控制信號引腳之一而形成的對稱布置的多個DDR信號過孔。優選地，上述DDR信號布線封裝基板進一步包括優選地，上述DDR信號布線封裝基板進一步包括參照所述多個DDR信號過孔的位置相應地對稱布置的多個地孔。優選地，在上述DDR信號布線封裝基板中，多個DDR存儲控制模塊包括第一 DDR存儲控制模塊、第二 DDR存儲控制模塊、第三DDR存儲控制模塊以及第四DDR存儲控制模塊；其中，所述第一 DDR存儲控制模塊、所述第二 DDR存儲控制模塊、所述第三DDR存儲控制模塊以及所述第四DDR存儲控制模塊位于一個正方形的四個角的位置處；并且其中所述第一存儲控制信號引腳、所述第二存儲控制信號引腳、所述第三存儲控制信號引腳以及所述第四存儲控制信號引腳位于另一個正方形的四個角的位置處；并且其中所述第一 DDR信號過孔、所述第二 DDR信號過孔、所述第三DDR信號過孔以及所述第四DDR信號過孔位于又一個正方形的四個角的位置處；并且其中所述第一地孔、所述第二地孔、所述第三地孔以及所述第四地孔位于又另一個正方形的四個角的位置處。 根據本專利技術的第二方面，提供了一種DDR信號布線封裝方法，其包括在所述DDR信號布線封裝基板的芯片上對稱放置多個DDR存儲控制模塊；在所述DDR信號布線封裝基板的所述芯片之外的區域中，與所述多個DDR存儲控制模塊相對應地對稱布置多個存儲控制信號引腳；以及利用對稱布置的多個DDR信號線將所述多個DDR存儲控制模塊之一分別相對應地連接至所述多個存儲控制信號引腳之一。優選地，在上述DDR信號布線封裝方法中，所述DDR信號布線封裝基板包括依次層疊的地平面層、第一介質層、DDR信號層、第二介質層、以及DDR接口電源平面層；其中所述DDR接口電源平面層和所述地平面層同時選擇作為DDR信號的參考平面層。優選地，上述DDR信號布線封裝方法進一步包括通過對稱布置的多個DDR信號過孔，將所述多個DDR存儲控制模塊之一分別相對應地連接至所述多個存儲控制信號引腳之O優選地，上述DDR信號布線封裝方法進一步包括參照所述多個DDR信號過孔的位置相應地對稱布置多個地孔。優選地，在上述DDR信號布線封裝方法中，多個DDR存儲控制模塊包括第一 DDR存儲控制模塊、第二 DDR存儲控制模塊、第三DDR存儲控制模塊以及第四DDR存儲控制模塊；其中，所述第一 DDR存儲控制模塊、所述第二 DDR存儲控制模塊、所述第三DDR存儲控制模塊以及所述第四DDR存儲控制模塊位于一個正方形的四個角的位置處；并且其中所述第一存儲控制信號引腳、所述第二存儲控制信號引腳、所述第三存儲控制信號引腳以及所述第四存儲控制信號引腳位于另一個正方形的四個角的位置處；并且其中所述第一 DDR信號過孔、所述第二 DDR信號過孔、所述第三DDR信號過孔以及所述第四DDR信號過孔位于又一個正方形的四個角的位置處；并且其中所述第一地孔、所述第二地孔、所述第三地孔以及所述第四地孔位于又另一個正方形的四個角的位置處。根據本專利技術，通過在芯片平面規劃階段對稱放置多個DDR存儲控制模塊，此外通過在封裝基板設計階段結合芯片布局對稱分配DDR存儲控制信號引腳及相應的電源地引腳，實現封裝基板內多路DDR存儲控制信號對稱鏡像布線，從而極大地降低封裝基板物理設計的復雜度；而且，在封裝基板疊層設計時，利用DDR接口電源平面層/DDR高速信號層/地平面層這樣一種疊層結構，同時選擇DDR接口電源平面層和地平面層作為DDR高速信號的參考平面層，既確保DDR高速信號的良好的阻抗控制，同時縮短了 DDR高速信號的返回電流路徑，減小DDR高速信號的環路電感；在封裝基板物理設計階段，在鄰近DDR高速信號過孔的區域內增加地孔，這些地孔可以進一步縮短DDR高速信號的返回電流路徑，從而減小環路電感提高DDR高速信號傳輸性能。此外，由于整體對稱布置，本專利技術的封裝基板設計可以實現封裝基板內多路DDR存儲控制信號布線的復制拷貝，從而極大地降低封裝基板物理設計的復雜度。附圖說明結合附圖，并通過參考下面的詳細描述，將會更容易地對本專利技術有更完整的理解并且更容易地理解其伴隨的優點和特征，其中圖I示意性地示出了根據本專利技術第一實施例的DDR信號布線封裝基板上DDR存儲控制模塊的布置。 圖2示意性地示出了根據本專利技術第一實施例的DDR信號布線封裝基板上DDR存儲控制模塊以及DDR存儲控制信號弓I本文檔來自技高網...

【技術保護點】
一種DDR信號布線封裝基板，其特征在于包括：在所述DDR信號布線封裝基板的芯片上對稱放置的多個DDR存儲控制模塊；在所述DDR信號布線封裝基板的所述芯片之外的區域中布置的與所述多個DDR存儲控制模塊相對應地對稱布置的多個存儲控制信號引腳；以及將所述多個DDR存儲控制模塊之一分別相對應地連接至所述多個存儲控制信號引腳之一的對稱布置的多個DDR信號線。

【技術特征摘要】

【專利技術屬性】
技術研發人員：胡晉，丁亞軍，金利峰，李川，王玲秋，王彥輝，
申請(專利權)人：無錫江南計算技術研究所，
類型：發明
國別省市：