半導體集成電路制造技術

本發明專利技術提供一種穩定動作的半導體集成電路。鎖存電路部（105）隨著以二極管方式連接的晶體管（M7）與來自該晶體管（M7）的電流流入的電容元件（C1）的連接點、即節點（N4）的電位上升，對向恒流電路部（12）供給啟動電流的晶體管（M5）進行驅動控制。輸入鎖存電路部（105）內的反相器（T1）的節點（N4）的電位被識別為邏輯“H”，反相器（T1）的輸出為邏輯“L”，鎖存電路部（105）內的晶體管（M8）成為導通狀態，從而晶體管（M5）的非導通狀態被維持，節點（N4）的電位被保持為電源電壓。

【技術實現步驟摘要】

本專利技術涉及半導體集成電路，尤其涉及啟動恒流電路的半導體集成電路。
技術介紹
作為具有啟動恒流電路的電路的半導體集成電路，例如在專利文獻I中公開了如圖4所示那樣的構成，所述構成具有恒流電路部112，其包括由2個第I導電型晶體管(P溝道MOS晶體管)Ml’、M2’構成的第I電流鏡電路101’、和由2個第2導電型晶體管(N溝道MOS晶體管)M3’、M4’構成的第2電流鏡電路102’ ；以及啟動電路114。圖4所示的半導體集成電路是解決下述問題的構成，即在使用閾值電壓Vt低的晶體管作為構成電流鏡電路的晶體管的情況下，當電源電壓的接通存在延遲時，無法向恒流電路供給啟動電流，而導 致不能啟動恒流電路的問題。 S卩，圖4所示的半導體集成電路,在向電容元件Cl’充入電荷前,晶體管M5’為ON狀態(導通狀態)，從而將晶體管M5’的導通電流作為啟動電流向恒流電路部112供給，來使恒流電路部啟動。啟動后，節點N4’被充電至電源電壓電平，晶體管M5’成為非導通狀態，恒流電路部在規定的動作點穩定。這里，通過使用閾值電壓Vt高的晶體管作為晶體管M7’，從而在電源的接通存在延遲的情況下，防止由于高溫時的漏電流而引起的節點N4’的電位上升，并且在該期間，晶體管M5’的柵極-源極間電壓(Vgs)超過Vt，以向恒流電路部112供給啟動電流。專利文獻I :日本特開2009 - 140261號公報。然而，上述以往的半導體集成電路在電源的接通存在延遲的情況下，通過晶體管M7’的亞閾值區域(也稱為弱反型區域)中的電流、即、即便晶體管M7’的柵極電壓在Vt以下也在源極-漏極間流動的電流，來對一方端子與節點N4’連接的電容元件(電容器)Cl’進行充電。其結果，節點N4’如圖5中用雙點劃線所示那樣，雖然與電源電壓VDD的上升沿傾斜度不同，但具有因充電上升的電位。在圖5中，在從A點到B點之間，比VDD減少了節點N4’的電位Vn4后的電位(VDD — VN4)為晶體管M5’的柵極-源極間電壓Vgs。因此，在晶體管M5’的柵極-源極間電壓Vgs (記為Vgs5)與晶體管M7’的柵極-源極間電壓Vgs (記為Vgs7)間產生了 Vn4的電位差。已知晶體管M7’的弱反型區域中的漏極電流具有相對于柵極-源極間電壓Vgs的增加呈指數函數增加的特性。因此，晶體管M7’的Vgs7 (= VDD)與晶體管M5’的Vgs5 (=VDD - VN4)的差對于恒流電路的啟動電流的插入而言是非常重要的。上述以往的恒流電路的啟動電流插入期間是從VDD的上升超過圖5的A點(恒流電路的動作開始點)開始到超過晶體管M7’的Vt而強反型區域的漏極電流使得N4’充電至VDD的電位為止的期間，該期間經過后，啟動電流的供給完成。因此，上述以往的恒流電路存在下述問題，即由于晶體管M5’的Vgs5取決于N4’的電位VN4，因此不能明確在A點到B點之間，相對于晶體管M7’的Vgs7,晶體管M5’的Vgs5是否達到使恒流電路的啟動電流流動的電壓Vgs。另外，在以往的恒流電路中，在超過晶體管M7’的Vt的VDD的電壓下，啟動電流停止，因此不明確啟動電流是否被充分地供給到恒流電路，恒流電路是否處于穩定的動作狀態。進而，存在下述問題雖然啟動電流流入恒流電路時的VDD需要是恒流電路的晶體管M4’能夠進入動作點(恒流電路可以動作的電位)、并且能夠保持電流的電位，但不能在晶體管M4’能夠動作的穩定的狀態下使啟動電流流入。
技術實現思路
本專利技術是為解決上述的課題而提出的，其目的在于提供一種能夠更穩定地啟動恒流電路，并且能夠使啟動后的恒流電路部以正常的狀態可靠地動作的半導體集成電路。為了達成上述目的，方案I所述的專利技術是一種半導體集成電路，其特征在于，具有恒流電路，其包括由第I晶體管以及第2晶體管構成的第I電流鏡電路、和由第3晶體管與第4晶體管構成的第2電流鏡電路，其中，第3晶體管與來自所述第I晶體管的電流流入的第I節點連接，第4晶體管與來自所述第2晶體管的電流流入的第2節點連接；以及啟動電路，其包括經由所述第2節點向所述恒流電路供給啟動電流的第5晶體管；將所述第I 節點的電位作為控制電壓的第6晶體管；與來自所述第6晶體管的電流流入的第3節點連接，并具有以二極管方式連接的結構的第7晶體管；與來自所述第7晶體管的電流流入的第4節點連接的電容元件；隨著所述第4節點的電位上升，對所述第5晶體管進行驅動控制的鎖存電路。根據本專利技術可以獲得下述效果，即能夠使恒流電路的晶體管在穩定的狀態下動作而啟動恒流電路，并且能夠使啟動后的恒流電路部可靠地動作。附圖說明圖I是表示本專利技術的實施方式的半導體集成電路的構成的電路圖。圖2是示意性地表示本實施方式的半導體集成電路的電源投入時的電壓變化的圖。圖3是用于對構成本實施方式的半導體集成電路的鎖存電路部的反相器進行說明的圖。圖4是表示以往的半導體集成電路的構成的電路圖。圖5是示意性表示以往的半導體集成電路的電源投入時的電壓變化的圖。附圖標記的說明10…半導體集成電路；12···恒流電路部；14···啟動電路；101···第I電流鏡電路；102…第2電流鏡電路；105…鎖存電路部；M1 M8、M31、M32、M0S…晶體管。具體實施例方式以下，參照附圖對本專利技術的優選的實施方式詳細地進行說明。圖I是表示本專利技術的實施方式的半導體集成電路的構成的電路圖。如圖I所示，本實施方式的半導體集成電路10具有恒流電路部12以及啟動電路14,啟動電路14被構成為包括后述的鎖存電路部105。另外，通過未圖示的電源向半導體集成電路10供給例如IV的電源電壓VDD (以后也稱為第I電壓)、和比該第I電壓低的接地電壓GND (以后也稱為第2電壓)。恒流電路部12被構成為，包括第I電流鏡電路101、第2電流鏡電路102和電阻部R1。第I電流鏡電路101包括2個第I導電型的晶體管(例如P溝道MOS晶體管)Ml、M2。P溝道MOS晶體管Ml、M2包括柵極G (也稱為控制電極)、源極S (也稱為第I電極)和漏極D (也稱為第2電極)。晶體管Ml與晶體管M2的柵極G相互連接，晶體管Ml的柵極G與漏極D連接(短路)。晶體管Ml的漏極D與第I節點NI連接，晶體管M2的漏極D與第2節點N2連接。而且，第I電壓、即電源電壓VDD被向晶體管Ml與晶體管M2各自的源極S供給。若向相互連接的、晶體管Ml與晶體管M2的柵極G供給第I電壓電平的電壓，第I電流鏡電路101則成為非導通狀態，若向相互連接的、晶體管Ml與晶體管M2的柵極G供給第2電壓電平的電壓，第I電流鏡電路101則成為導通狀態。第2電流鏡電路102包括2個第2導電型的晶體管(例如N溝道MOS晶體管)M3、M4。N溝道MOS晶體管M3、M4包括柵極G (也稱為控制電極)、源極S (也稱為第I電極)和漏極D (也稱為第2電極)。晶體管M3與晶體管M4的柵極G彼此相互連接。晶體管M3的源極S與電阻部Rl的一方端子連接，漏極D與第I節點NI連接。另外，晶體管M4的柵極G與漏極D連接(短路)。而且，晶體管M4的漏極D與第2節點N2連接，向源極S供給比第 I電壓低的接地電壓GND。向電阻部Rl的另一端子供給第2電壓、即接地電壓GND。流過第I節點NI與第2節點N2的電流由第2電流鏡電路102本文檔來自技高網...

【技術保護點】
一種半導體集成電路，其中，具有：恒流電路，其包括：由第1晶體管以及第2晶體管構成的第1電流鏡電路；由第3晶體管與第4晶體管構成的第2電流鏡電路，其中，第3晶體管與來自所述第1晶體管的電流流入的第1節點連接，第4晶體管與來自所述第2晶體管的電流流入的第2節點連接；和啟動電路，其包括：經由所述第2節點向所述恒流電路供給啟動電流的第5晶體管；將所述第1節點的電位作為控制電壓的第6晶體管；與來自所述第6晶體管的電流流入的第3節點連接、并具有以二極管方式連接的結構的第7晶體管；與來自所述第7晶體管的電流流入的第4節點連接的電容元件；以及隨著所述第4節點的電位上升，對所述第5晶體管進行驅動控制的鎖存電路。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：長友茂，
申請(專利權)人：拉碧斯半導體株式會社，
類型：發明
國別省市：