半導體存儲器件及其操作方法技術

本發明專利技術提供了半導體存儲器件及其操作方法。所述操作方法包括：執行第一LSB編程循環，以將第一LSB數據存儲在字線的第一存儲單元中；執行第二LSB編程循環，以將第二LSB數據存儲在所選字線的第二存儲單元中，并檢測具有低于呈負電位的過擦除參考電壓的閾值電壓的過擦除存儲單元以將所述閾值電壓提高至高于所述過擦除參考電壓；執行第一MSB編程循環，以將第一MSB數據存儲在所述第一存儲單元中；以及，執行第二MSB編程循環，以將第二MSB數據存儲在所述第二存儲單元。

【技術實現步驟摘要】
半導體存儲器件及其操作方法相關申請的交叉引用本申請要求于2011年6月27日提交的韓國專利申請案第10-2011-0062183號的優先權，其全部內容通過引用的方式結合在本文中。
示例性實施例涉及一種半導體存儲器件及其操作方法，尤其涉及一種包括非易失性存儲單元的半導體存儲器件及其操作方法。
技術介紹
隨著例如NAND快閃存儲器件等非易失性存儲器件中的存儲單元尺寸的減小，當執行編程操作時，相鄰存儲單元之間可能更易于出現干擾現象。因此，與被編程的存儲單元相鄰的存儲單元的閾值電壓由于該干擾現象而大大偏移。此外，在目標電平中編程的存儲單元的閾值電壓分布由于該干擾現象而變寬，并且在不同電平中編程的存儲單元的閾值電壓分布之間的間隔變窄。因此，存儲在存儲單元中的數據可能不能被適當地讀取，例如，可能讀出不同的數據。在一個存儲單元中存儲2比特的數據的多電平單元(下文稱為‘MLC’)編程方法中，此現象進一步增大。若干減小MLC編程操作中的存儲單元之間的干擾現象的方法正被提出。下文描述了其中的一種方法。圖1A和1B示出由于半導體存儲器件的編程操作而偏移的存儲單元的閾值電壓的分布。參照圖1A，2比特的數據包括最低有效位(下文稱為‘LSB’)數據和最高有效位(下文稱為‘MSB’)數據。通過用于存儲LSB數據的LSB編程操作和用于存儲MSB數據的MSB編程操作將所述2比特的數據存儲在存儲單元中。首先，當執行LSB編程操作時，來自耦接到所選字線的第一至第四存儲單元中的第一單元和第二單元的閾值電壓升高。此處，第一單元和第二單元可為將數據‘0’輸入其中作為LSB數據的單元。參照圖1B，當執行MSB編程操作時，來自耦接到所選字線的第一至第四存儲單元中的第三單元的閾值電壓升高到第一電平PV1，第二單元的閾值電壓升高到第二電平PV2，并且第一單元的閾值電壓升高到第三電平PV3。此處，第三單元和第一單元可為將數據‘0’輸入其中作為MSB數據的單元。因此，取決于LSB編程操作和MSB編程操作所存儲的2比特數據，第一至第四存儲單元的閾值電壓分布在四個不同電平PV0、PV1、PV2和PV3上。由于在執行MSB編程操作時出現的干擾現象，將維持擦除電平PV0的第四單元的閾值電壓分布的最低電平A和最高電平B升高。因為第三單元的閾值電壓從擦除電平PV0向第一電平PV1大大偏移，第三單元的閾值電壓的升高成為第四單元的閾值電壓分布的升高的主要原因。同時，當第四單元的閾值電壓分布的最高電平B由于所述干擾現象而高于0V時，第一單元的閾值電壓分布和第四單元的閾值電壓分布之間的邊距減小。因此，第二單元的閾值電壓分布和第三單元的閾值電壓分布之間的間隔變窄。因此，用于將第二單元的閾值電壓和第三單元的閾值電壓彼此區分的感測余量減小。在惡劣情況下，操作中可出現錯誤。
技術實現思路
本專利技術的示例性實施例涉及一種半導體存儲器件及其操作方法，其中可最小化在執行編程操作時在相鄰存儲單元中出現的干擾現象，并且可防止存儲單元的閾值電壓分布由于該干擾現象而偏移。根據本專利技術的一個方面，一種半導體存儲器件的操作方法包括：執行第一LSB編程循環，以將第一LSB數據存儲在所選字線的第一存儲單元中；執行第二LSB編程循環，以將第二LSB數據存儲在所選字線的第二存儲單元中并檢測第二存儲單元中的具有低于呈負電位的過擦除參考電壓的閾值電壓的過擦除存儲單元以將所述閾值電壓提高到高于所述過擦除參考電壓；執行第一MSB編程循環，以將第一MSB數據存儲在所述第一存儲單元中；并且執行第二MSB編程循環，以將第二MSB數據存儲在所述第二存儲單元中。根據本專利技術的另一方面，一種半導體存儲器件的操作方法包括：執行第二LSB編程循環，以將第二LSB數據存儲在耦接到多個字線中的第二字線的存儲單元中并檢測耦接到所述第二字線的所述存儲單元中的具有低于呈負電位的過擦除參考電壓的閾值電壓的過擦除存儲單元以將所述閾值電壓提高到高于所述過擦除參考電壓；執行第一MSB編程循環，以將第一MSB數據存儲在耦接到所述多個字線中的與所述第二字線在一側相鄰的第一字線的存儲單元中；執行第三LSB編程循環，以將第三LSB數據存儲在耦接到與所述第二字線在另一側相鄰的第三字線的存儲單元中；以及，執行第二MSB編程循環，以將第二MSB數據存儲在耦接到所述第二字線的存儲單元中。根據本專利技術的一個方面，一種半導體存儲器件包括：存儲塊，其包括耦接到字線的存儲單元；操作電路，其被配置成為選自所述字線的字線的偶數頁面中所包括的存儲單元執行第一LSB編程循環，為所選字線的奇數頁面中所包括的存儲單元執行第二LSB編程循環，為所述偶數頁面的存儲單元執行第一MSB編程循環，并且為所述奇數頁面的存儲單元執行第二MSB編程循環；以及，控制電路，其被配置成控制所述操作電路以檢測所述奇數頁面的存儲單元中的具有低于呈負電位的過擦除參考電壓的閾值電壓的過擦除存儲單元并且在所述第二LSB編程循環中在將LSB數據存儲在所述奇數頁面的存儲單元中的同時將所述閾值電壓提高至高于所述過擦除參考電壓。根據本專利技術的另一方面，一種半導體存儲器件包括：存儲塊，其包括耦接到字線的存儲單元；操作電路，其被配置成為耦接到所述字線中的第二字線的存儲單元執行第二LSB編程循環，為耦接到與所述第二字線在一側相鄰的第一字線執行第一MSB編程循環，為耦接到與所述第二字線在另一側相鄰的第三字線的存儲單元執行第三LSB編程循環，并且為耦接到所述第二字線的存儲單元執行第二MSB編程循環；以及控制電路，其被配置成控制所述操作電路以檢測耦接到所述第二字線的所述存儲單元中的具有低于呈負電位的過擦除參考電壓的閾值電壓的過擦除存儲單元并且在將LSB數據存儲在耦接到所述第二字線的存儲單元的同時將所述閾值電壓提高至高于所述過擦除參考電壓。附圖說明圖1A和1B是示出由于半導體存儲器件的編程操作而偏移的存儲單元的閾值電壓的分布的示意圖；圖2為框圖，示出根據本專利技術的一個示例性實施例的半導體存儲器件的配置；圖3為圖2所示的CAM塊的電路圖；圖4為圖2所示的頁面緩沖器的電路圖；圖5為流程圖，示出根據本專利技術的一個示例性實施例的半導體存儲器件的操作方法；圖6A至6D示出根據本專利技術的所述示例性實施例的通過半導體存儲器件的操作方法而偏移的存儲單元的閾值電壓的分布的示意圖；圖7為電路圖，示出在根據本專利技術所述示例性實施例的半導體存儲器件的操作方法中的驗證操作中供應的電壓；圖8為流程圖，示出根據本專利技術的另一個示例性實施例的半導體存儲器件的操作方法；以及圖9示出根據本專利技術的另一個示例性實施例的半導體存儲器件的操作方法中的編程操作的順序。具體實施方式下文將參照附圖詳細描述本專利技術的一些示例性實施例。提供附圖以使本領域的普通技術人員能夠根據本專利技術的示例性實施例構造并使用本專利技術。圖2為框圖，示出根據本專利技術的一個示例性實施例的半導體存儲器件的配置。圖3為圖2所示的CAM塊的電路圖。參照圖2，根據本專利技術示例性實施例的半導體存儲器件包括：存儲陣列210，其包括多個存儲塊210MB；操作電路(230、240、250、260、270和280)，其被配置成針對存儲單元塊210MB之一的所選字線或所選頁面中所包括的存儲單元執行編程循環和讀取循環；以及控制電路220，其被配置成控制操作本文檔來自技高網...

【技術保護點】
一種半導體存儲器件的操作方法，包括：執行第一最低有效位LSB編程循環，以將第一LSB數據存儲在所選字線的第一存儲單元中；執行第二LSB編程循環，以將第二LSB數據存儲在所選字線的第二存儲單元中，并將第二存儲單元中的低于呈負電位的過擦除參考電壓的過擦除存儲單元的閾值電壓提高至高于所述過擦除參考電壓；執行第一最高有效位MSB編程循環，以將第一MSB數據存儲在所述第一存儲單元中；以及執行第二MSB編程循環，以將第二MSB數據存儲在所述第二存儲單元中。

【技術特征摘要】
2011.06.27 KR 10-2011-00621831.一種半導體存儲器件的操作方法，包括：執行第一最低有效位LSB編程循環，以將第一LSB數據存儲在所選字線的第一存儲單元中；執行第二LSB編程循環，以將第二LSB數據存儲在所選字線的第二存儲單元中，并將第二存儲單元中的低于呈負電位的過擦除參考電壓的過擦除存儲單元的閾值電壓提高至高于所述過擦除參考電壓；執行第一最高有效位MSB編程循環，以將第一MSB數據存儲在所述第一存儲單元中；以及執行第二MSB編程循環，以將第二MSB數據存儲在所述第二存儲單元中，其中，所述執行第二LSB編程循環包括：執行LSB編程操作，以將選自所述第二存儲單元的存儲單元的閾值電壓提高至高于LSB驗證電壓并將所述過擦除存儲單元的閾值電壓提高至高于所述過擦除參考電壓；執行第一編程驗證操作，以檢查所選存儲單元的閾值電壓是否高于所述LSB驗證電壓；以及執行第二編程驗證操作，以檢查所述過擦除存儲單元的閾值電壓是否高于所述過擦除參考電壓，以及其中，在所述第二編程驗證操作的執行中：將對應于所述過擦除參考電壓的絕對值的正電壓供應給一組過擦除存儲單元；以及將比在所述第一編程驗證操作中供應給所選存儲單元的電壓高出所述絕對值的電壓供應給所述過擦除存儲單元。2.如權利要求1所述的操作方法，其中，取決于存儲在所述第一存儲單元和第二存儲單元中的所述LSB數據和MSB數據，將所述第一存儲單元和第二存儲單元的閾值電壓分別提高至高于LSB驗證電壓和MSB驗證電壓。3.如權利要求1所述的操作方法，其中，在所述第二LSB編程循環的執行中，將具有通過所述第二MSB編程循環而提高了的所述閾值電壓的所述過擦除存儲單元的閾值電壓提高至高于所述過擦除參考電壓。4.如權利要求3所述的操作方法，進一步包括：在執行所述第二LSB編程循環之前，輸入用于所述第二LSB編程循環的所述第二LSB數據和所述第二MSB數據。5.一種半導體存儲器件的操作方法，包括：執行第二最低有效位LSB編程循環，以將第二LSB數據存儲在耦接到多個字線中的第二字線的存儲單元中，并將耦接到所述第二字線的所述存儲單元中的低于呈負電位的過擦除參考電壓的過擦除存儲單元的閾值電壓提高至高于所述過擦除參考電壓；執行第一最高有效位MSB編程循環，以將第一MSB數據存儲在耦接到所述多個字線中的與所述第二字線在一側相鄰的第一字線的存儲單元中；執行第三LSB編程循環，以將第三LSB數據存儲在耦接到與所述第二字線在另一側相鄰的第三字線的存儲單元中；以及執行第二MSB編程循環，以將第二MSB數據存儲在耦接到所述第二字線的存儲單元中。6.如權利要求5所述的操作方法，其中，響應于所述第二LSB數據，將耦接到所述第二字線的所述存儲單元中的所選存儲單元的閾值電壓提高至高于LSB驗證電壓。7.如權利要求6所述的操作方法，其中，所述執行第二LSB編程循環包括：執行LSB編程操作，以將所選存儲單元的閾值電壓提高至高于所述LSB驗證電壓并將所述過擦除存儲單元的閾值電壓提高至高于所述過擦除參考電壓；執行第一編程驗證操作，以檢查所選存儲單元的閾值電壓是否高于所述LSB驗證電壓；以及執行第二編程驗證操作，以檢查所述過擦除存儲單元的閾值電壓是否高于所述過擦除參考電壓。8.如權利要求7所述的操作方法，其中，在所述第二編程驗證操作的執行中：將對應于所述過擦除參考電壓的絕對值的正電壓供應給一組過擦除存儲單元；以及將比在所述第一編程驗證操作中供應給所選存儲單元的電壓高出所述絕對值的電壓供應給所述過擦除存儲單元。9.如權利要求5所述的操作方法，其中，在所述第二LSB編程循環的執行中，將具有通過所述第二MSB編程循環來提高的所述閾值電壓的所述過擦除存儲單元的閾值電壓提高至高于所述過擦除...

【專利技術屬性】
技術研發人員：李炯珉，
申請(專利權)人：愛思開海力士有限公司，
類型：發明
國別省市：