半導體存儲裝置及其制造方法制造方法及圖紙

本發(fā)明專利技術(shù)公開一種半導體存儲裝置及其制造方法。半導體存儲裝置包括半導體基板。多個單元晶體管設置在半導體基板上。接觸插頭在相鄰的單元晶體管間埋入，與處于該相鄰的單元晶體管間的擴散層電連接。層間絕緣膜埋入多個接觸插頭間。存儲元件不設置在接觸插頭的上方，而設置在層間絕緣膜的上方。側(cè)壁膜覆蓋存儲元件的側(cè)面的至少一部分，從半導體基板的表面上方看時，與接觸插頭重疊。下部電極設置在存儲元件的底面和層間絕緣膜之間及側(cè)壁膜和接觸插頭之間，電連接存儲元件和接觸插頭。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)實施例涉及。
技術(shù)介紹
作為電阻變化型存儲器之一有磁隨機存取存儲器(MRAM (Magneti c RandomAccess Memory))。MRAM的寫入方式有磁場寫入方式及自旋注入寫入方式。其中，自旋注入寫入方式具有隨著磁性體的尺寸越小而磁化反相所必要的自旋注入電流越小的性質(zhì)，因此有利于高集成化、低消耗功率化及高性能化。自旋注入寫入方式的MTJ (Magnetic Tunnel Junction :磁隧道結(jié))元件具有2個強磁性層和被這些夾持的非磁性阻擋層(絕緣薄膜)組成的層疊構(gòu)造，通過自旋極化隧道效應導致的磁阻變化，存儲數(shù)字數(shù)據(jù)。MTJ元件通過2個強磁性層的磁化排列，可成為低電阻狀態(tài)和高電阻狀態(tài)。2個強磁性層的磁化排列為平行狀態(tài)(P(Parallel)狀態(tài))的場合，MTJ元件成為低電阻狀態(tài)，2個強磁性層的磁化排列為反平行狀態(tài)(AP(Anti Parallel)狀態(tài))的場合，MTJ元件成為高電阻狀態(tài)。這樣的MRAM中，期望通過細微化實現(xiàn)大容量化、性能提高及成本削減。隨著進一步細微化，接觸孔的縱橫比變大，容易在金屬組成的接觸插頭內(nèi)發(fā)生接縫或孔洞。在具有接縫、孔洞的接觸插頭上形成MTJ(Magnetic Tunnel Junction :磁隧道結(jié))元件的場合,可能在MTJ元件形成該接縫、孔洞起因的臺階。這樣的MTJ元件的臺階引起特性劣化。
技術(shù)實現(xiàn)思路
本專利技術(shù)的實施例提供即使細微化，MTJ元件也不受接觸插頭內(nèi)的接縫或孔洞的影響，可抑制MTJ元件的特性劣化的。本實施例的半導體存儲裝置包括半導體基板。多個單元晶體管設置在半導體基板上。接觸插頭在相鄰的單元晶體管間埋入，與處于該相鄰的單元晶體管間的擴散層電連接。層間絕緣膜埋入多個接觸插頭間。存儲元件不設置在接觸插頭的上方，而設置在層間絕緣膜的上方。側(cè)壁膜覆蓋存儲元件的側(cè)面的至少一部分，從半導體基板的表面上方看時，與接觸插頭重疊。下部電極設置在存儲元件的底面和層間絕緣膜之間及側(cè)壁膜和接觸插頭之間，電連接存儲元件和接觸插頭。根據(jù)本專利技術(shù)的實施例，提供即使細微化，MTJ元件也不受接觸插頭內(nèi)的接縫或孔洞的影響，可抑制MTJ元件的特性劣化的。附圖說明圖I是第I實施例的MARM的構(gòu)成方框圖。圖2是存儲單元MC的寫入工作的說明圖。圖3是第I實施例的MRAM的存儲單元陣列的部分的平面圖。圖4A是沿圖3的4-4線的截面圖。圖4B是沿圖3的4-4線的截面圖。圖5是第I實施例的MRAM的制造方法的截面圖。圖6是圖5后續(xù)的MRAM的制造方法的截面圖。 圖7是圖6后續(xù)的MRAM的制造方法的截面圖。 圖8是圖7后續(xù)的MRAM的制造方法的截面圖。圖9是圖8后續(xù)的MRAM的制造方法的截面圖。圖10是第2實施例的MRAM的截面圖。圖11是第3實施例的MRAM的存儲單元陣列的部分的平面圖。具體實施例方式以下參考附圖說明本專利技術(shù)實施例。本實施例不限定本專利技術(shù)。以下的實施例可以采用磁隨機存取存儲器(MRAM magnetic random accessmemory)、電阻隨機存取存儲器(ReRAM !resistance random access memory)、相變化隨機存取存儲器(PRAM :phase_change random access memory)、強電介質(zhì)存儲器(FeRAM :ferroelectoric random access memory)等各個種類的存儲器。以下的實施例中，作為電阻變化型存儲器的一例，說明MRAM。MRAM是具有利用隧道磁阻(TMR :tunnelingmagnetoresistive)效應的 MTJ (magnetic tunnel junction)元件作為存儲元件，根據(jù)該MTJ元件的磁化狀態(tài)來存儲信息的存儲器。數(shù)據(jù)的改寫也可以是自旋注入方式。自旋注入方式是通過使磁化方向單方極化的電子流過MTJ元件，直接改寫MTJ元件的磁化的方式。(第I實施例)圖I是第I實施例的MARM的構(gòu)成方框圖。存儲單元陣列11內(nèi)，多個存儲單元以MC矩陣狀二維配置。各存儲單元MC包含MTJ元件及單元晶體管CT。MTJ元件是可通過電阻狀態(tài)的變化存儲數(shù)據(jù)，通過電流改寫數(shù)據(jù)的磁隧道接合元件。單元晶體管CT與MTJ元件對應設置，在該對應的MTJ元件流過電流時成為導通狀態(tài)。多個字線WL在行方向，多個位線BL在列方向，以相互交差的方式配線。相鄰的2個位線BL成對，存儲單元MC與字線WL和位線對(例如，第I位線BL1、第2位線BL2)的交點對應設置。各存儲單元MC的MTJ元件及單元晶體管在位線對間(例如，BLl和BL2之間)串聯(lián)連接。另外，單元晶體管CT的柵極與字線WL連接。在存儲單元陣列11的位線方向的兩側(cè)，配置讀出放大器12及寫入驅(qū)動器22。讀出放大器12與位線BL連接，通過檢知在與選擇字線WL連接的存儲單元MC流過的電流，讀出存儲單元存儲的數(shù)據(jù)。寫入驅(qū)動器22與位線BL連接，通過在選擇字線WL連接的存儲單元MC流過電流而寫入數(shù)據(jù)。在存儲單元陣列11的字線方向的兩側(cè)，分別配置行解碼器13及字線驅(qū)動器21。字線驅(qū)動器21與字線連接，在數(shù)據(jù)讀出或數(shù)據(jù)寫入時向選擇字線WL施加電壓。讀出放大器12或?qū)懭腧?qū)動器22和外部輸入輸出端子1/0之間的數(shù)據(jù)的收發(fā)經(jīng)由數(shù)據(jù)總線14及I/O緩沖器15進行。各種的外部控制信號，例如，芯片使能信號/CE、地址鎖存使能信號ALE、指令鎖存使能信號C LE、寫入使能信號/WE及讀出使能信號/RE等輸入控制器16。控制器16根據(jù)這些控制信號，識別從輸入輸出端子I/O供給的地址Add和指令Com。然后，控制器16將地址Add經(jīng)由地址寄存器17向行解碼器13及列解碼器18轉(zhuǎn)送。另外，控制器16將指令Com解碼。讀出放大器12構(gòu)成為按照列解碼器18解碼的列地址，可以向位線施加電壓。字線驅(qū)動器21構(gòu)成為按照行解碼器13解碼的行地址，可以向選擇字線WL施加電壓。控制器16按照外部控制信號和指令，進行數(shù)據(jù)讀出、數(shù)據(jù)寫入及刪除的各時序控制。內(nèi)部電壓發(fā)生電路19設為用于 發(fā)生各工作所必要的內(nèi)部電壓(例如，由電源電壓升壓的電壓)。該內(nèi)部電壓發(fā)生電路19也由控制器16控制，發(fā)生進行升壓工作所需的電壓。圖2是存儲單元MC的寫入工作的說明圖。利用TMR(tunnelingmagnetoresistive)效應的MTJ元件具有由2個強磁性層F、P和被他們夾持的非磁性層(絕緣薄膜)B組成的層疊構(gòu)造，通過自旋極化隧道效應的磁阻變化，存儲數(shù)字數(shù)據(jù)。MTJ元件根據(jù)2個強磁性層F、P的磁化排列，可取得低電阻狀態(tài)和高電阻狀態(tài)。例如，低電阻狀態(tài)定義為數(shù)據(jù)“0”，高電阻狀態(tài)定義為數(shù)據(jù)“I”時，可以在MTJ元件記錄I比特數(shù)據(jù)。當然，也可以是低電阻狀態(tài)定義為數(shù)據(jù)“1”，高電阻狀態(tài)定義為數(shù)據(jù)“O”。例如，MTJ元件由固定層(pin層)P、隧道阻擋膜B、記錄層(free層)F依次層疊而構(gòu)成。固定層P及自由層F由強磁性體構(gòu)成，隧道阻擋膜B由絕緣膜(例如，Al203、Mg0)組成。固定層P是磁化方向固定的層，自由層F的磁化方向可變，根據(jù)其磁化方向存儲數(shù)據(jù)。寫入時若在箭頭Al的方向流過反相閾值電極以上的電流，則相對于固定層P的磁化方向，自由層F的磁化方向成為反平行狀態(tài)(AP狀態(tài))，形成高電阻狀態(tài)(數(shù)據(jù)“I”)。本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種半導體存儲裝置，其特征在于，包括：半導體基板；多個單元晶體管，設置在上述半導體基板上；接觸插頭，在相鄰的上述單元晶體管間埋入，與處于該相鄰的單元晶體管間的擴散層電連接；層間絕緣膜，埋入多個上述接觸插頭間；存儲元件，不設置在上述接觸插頭的上方，而設置在上述層間絕緣膜的上方；側(cè)壁膜，覆蓋上述存儲元件的側(cè)面的至少一部分，從上述半導體基板的表面上方看時，以與上述接觸插頭重疊的方式設置；下部電極，設置在上述存儲元件的底面和上述層間絕緣膜之間及上述側(cè)壁膜和上述接觸插頭之間，電連接上述存儲元件和上述接觸插頭。

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：金谷宏行，
申請(專利權(quán))人：株式會社東芝，
類型：發(fā)明
國別省市：