一種交織型四通道ADC的校正方法及裝置制造方法及圖紙

本發明專利技術提供了一種交織型四通道ADC的校正方法及裝置，相應的方法包括將四片ADC內核采集的數據的偏置都調整到數字域512；將所述四片ADC內核采集的數據的增益都調整到-1dBFS；將所述四片ADC內核采集的數據之間的相位差分別調整到∏/2、∏和3∏/2。本發明專利技術通過按順序調整四片ADC內核的偏置、增益和相位差，實現對交織型四通道ADC的校正，從而避免四路數據重組后惡化信號的性能指標。

【技術實現步驟摘要】
本專利技術涉及一種交織型四通道ADC的校正方法及裝置，屬于信號采集

技術介紹
高速數據采集目前被廣泛應用于雷達、超寬帶衛星通信等領域，因此對ADC的采集速度以及性能指標提出了更高的要求。目前比較常用的一種高速ADC芯片的內部由四片獨立的IObit ADC內核組成，通過標準的SPI接口可以將采集模式配置成四通道、雙通道以及單通道模式。在四通道采樣模式下，內部的4片ADC完全獨立，各自完成1.25Gsps速率的采樣；在雙通道采樣模式下，在正反相時鐘的上升沿進行交叉采樣，將兩片ADC內核組合完成2. 5Gsps速率的采樣；在單通道采樣模式下，正反相時鐘通過相位延遲進行交叉采樣，將四 片ADC內核組合完成5Gsps速率的采樣。但是在單通道5Gsps采樣率情況下，內部四片ADC內核各自完成采樣后，它們之間的偏置(OFFSET)、增益(GAIN)以及相位(PHASE)存在差異，數據重組后將會惡化信號的性能指標(信噪比SNR、有效位數ENOB等)。
技術實現思路
本專利技術為解決現有的由多個ADC內核組成的高速ADC芯片在單通道采樣模式下內部四片ADC內核各自的采樣數據因偏置、增益以及相位存在差異，導致數據重組后會惡化信號的性能指標的問題，進而提供了一種交織型四通道ADC的校正方法及裝置。為此，本專利技術提供了如下的技術方案一種交織型四通道ADC的校正方法，包括將四片ADC內核采集的數據的偏置都調整到數字域512 ；將所述四片ADC內核采集的數據的增益都調整到-IdBFS ；將所述四片ADC內核采集的數據之間的相位差分別調整到Π /2、Π和3 Π /2。一種交織型四通道ADC的校正裝置，包括偏置調整模塊，用于將四片ADC內核采集的數據的偏置都調整到數字域512 ；增益調整模塊，用于將所述四片ADC內核采集的數據的增益都調整到-IdBFS ；相位調整模塊，用于將所述四片ADC內核采集的數據之間的相位差分別調整到Π /2、Π和 3 Π /2。本專利技術通過按順序調整四片ADC內核的偏置、增益和相位差，實現對交織型四通道ADC的校正，從而避免四路數據重組后惡化信號的性能指標。附圖說明為了更清楚地說明本專利技術實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。圖I 是本專利技術的具體實施方式提供的交織型四通道ADC的校正方法的流程示意圖；圖2是本專利技術的具體實施方式提供的交織型四通道ADC的校正裝置的結構示意圖。具體實施例方式下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。本具體實施方式提供的是一種交織型四通道ADC的校正方法，如圖I所示，包括步驟11，通過標準SPI接口，完成采樣模式的配置。具體的，單通道5Gsps采樣率模式有以下幾種本文檔來自技高網...

【技術保護點】
一種交織型四通道ADC的校正方法，其特征在于，包括：將四片ADC內核采集的數據的偏置都調整到數字域512；將所述四片ADC內核采集的數據的增益都調整到？1dBFS；將所述四片ADC內核采集的數據之間的相位差分別調整到∏/2、∏和3∏/2。

【技術特征摘要】
1.一種交織型四通道ADC的校正方法，其特征在于，包括 將四片ADC內核采集的數據的偏置都調整到數字域512 ； 將所述四片ADC內核采集的數據的增益都調整到-IdBFS ； 將所述四片ADC內核采集的數據之間的相位差分別調整到Π /2、Π和3 Π /2。2.根據權利要求I所述的交織型四通道ADC的校正方法，其特征在于，在將四片ADC內核采集的數據的偏置調整之前包括 通過標準SPI接口，完成采樣模式的配置。3.一種交織型四通道...

【專利技術屬性】
技術研發人員：韓連印，金宏志，房東旭，
申請(專利權)人：北京華力創通科技股份有限公司，
類型：發明
國別省市：