通過裝設附加保護層以在運送期間保護半導體裝置的反應性金屬表面的技術制造方法及圖紙

一種通過裝設附加保護層以在運送期間保護半導體裝置的反應性金屬表面的技術，在形成以銅為基礎之復雜金屬化系統時，最終金屬化層可接受以銅為基礎的接觸區域，可基于專屬保護層來鈍化該接觸區域的表面，從而允許在運送裝置至遠端制造場所之前圖案化鈍化層堆棧。因此，在遠端制造場所，基于有效的無掩膜濕化學蝕刻制程，可有效地再暴露受保護的接觸面。

【技術實現步驟摘要】

本揭示內容大體有關于集成電路的領域，且更特別的是，有關于用以裝設基于銅及其類似者之高度導電接觸墊于精密金屬化結構中的后端制程。
技術介紹
集成電路的制造涉及許多復雜的制程步驟以在適當半導體材料中及上方形成電路元件，例如晶體管、電容器、電阻器、及其類似者。近年來，在集成電路的整合密度及整體機能上已有重大的進步。這些進步的達成是通過把個別電路元件縮放到在深次微米范圍內的尺寸，目前所用的關鍵尺寸，例如場效應晶體管的柵極長度，為30納米(nm)以下。因此，在晶粒區中可裝設數百萬個電路元件，其中也必須設計復雜的互連結構，通常每個電路元件可能電氣連接至一或更多其他電路元件。這些互連結構通常建立于包含一或更多接線層級(wiring level)的金屬化系統，其中根據考量下的電路組構用與多層印刷電路板類似的方式來形成適當的金屬特征，其中，不過，金屬特征的尺寸必須適于半導體電路元件(例如晶體管及其類似者)的尺寸。數十年來，由于有中高的導熱及導電系數、自我限制產生鈍化性氧化物層以及兼容于用來制造整合裝置的其他材料及制程技術，而選擇鋁作為在半導體裝置之金屬化層中形成金屬特征的金屬。隨著電路尺寸持續地減小，也造成金屬特征尺寸有以下情況裝置的整體訊號延遲不再受限于個別半導體電路元件的效能，例如晶體管的切換速度，而實質取決于金屬化系統的寄生時間常數，這是由鋁的受限導電系數與相鄰金屬區域之間的寄生電容造成。因此，在現代集成電路中，高度導電金屬(例如，銅及其合金)用來適應在裝置操作期間所遭遇的高電流密度，同時利用低k值介電材料可減少寄生電容，應了解它是電介質常數在3. O以下的電介質。在制造集成電路的前面階段，常需要封裝芯片以及提供用于連接芯片電路及周邊的引線及端子。在有些封裝技術中，芯片、芯片封裝體或其他適當單元可用由所謂焊錫凸塊形成的焊球連接，焊球是形成于這些單元中之至少一個的對應層上，例如微電子芯片的介電鈍化層上。為了連接微電子芯片與對應載體，在兩個待連接個別單元(亦即，包含例如多個電路的微電子芯片與對應封裝體)的表面上已形成適當的墊片配置以在提供給這些單元中之至少一者(例如，微電子芯片)的焊錫凸塊回焊后使這兩個單元電氣連接。在其他的技術中，可能必須形成要連接至對應接線的焊錫凸塊，或可使焊錫凸塊與用作散熱器之另一基板的對應墊片區接觸。結果，有必要形成可能分布于整個芯片區的大量焊錫凸塊，借此依照現代微電子芯片之高頻應用系統的要求來提供，例如，1/0(輸入/輸出)能力以及所欲低電容配置，其中現代微電子芯片常包含復雜的電路，例如微處理器、儲存電路及其類似者及/或包含形成完整復雜電路系統的多個集成電路。用于連接芯片與封裝體的另一方法包括打線接合技術(wire bondingtechnique)，數十年來其基于鋁成功地發展且仍被公認有效以及為用于使大量半導體芯片連接至載體基板的主導技術，其中常常提供鋁基焊墊，其與由鋁、銅、金及其類似者制成的適當接線接觸。在打線接合制程期間，則使焊線的末端與焊墊接觸。在施加壓力、升高溫度及超音波能量后，使接線(必要時，在其上形成小球)焊接至焊墊以便形成介金屬連接(intermetallic connection)。之后,焊線的另一端接合至封裝體的引腳(lead pin),其中在接合期間以機械方式固定該半導體芯片。不過，在制造各種不同產品的設施中，許多先進半導體裝置鑒于裝置效能、整合密度及制程相容性(process compatibility)而可能有銅基金屬化結構,然而其中，至載體基板或封裝體的連接是要用打線接合建立，因為相比于例如CPU及其他高度復雜1C，對于I/O能力的要求較小，以及打線接合技術有高于基于復雜凸塊之技術的經濟優勢。例如,精密記憶裝置可能要求極復雜高效能的金屬化系統，然而基于打線接合容易實現I/o能力。不過，在生產環境中，銅焊墊的打線接合非常難以實現，因為銅表面會不均勻地自我氧化以及廣泛地腐蝕，這可能導致高度不可靠的焊接。亦即，焊墊和與其連接的焊線受苦于顯著的腐蝕，特別是暴露于精密環境條件時，這在正常操作下可能發生，特別是在以升高溫度進行測試的期間。不過，在制造各種不同產品的半導體設施中，多種先進半導體裝置鑒于裝置效能、整合密度及制程相容性而可能有銅基金屬化結構，然而其中至載體基板或封裝體是要用打線接合建立，因為相比于例如CPU及其他高度復雜集成電路，對于I/O能力的要求較小，以及打線接合技術有高于基于復雜凸塊之技術的經濟優勢。例如，精密記憶裝置可能要求極復雜高效能的金屬化系統，然而基于打線接合容易實現I/o能力。在生產環境中，銅焊墊的打線接合可能要求無腐蝕的表面區域以便讓焊線與含銅接觸面之間有可靠的介金屬連接(inter-metallic connection)。不論是要用復雜凸塊結構還是打線接合技術來連接半導體芯片與適當載體材料或封裝體，通常不同的制造環境一方面涉及形成復雜金屬化系統，而另一方面涉及執行最終制造步驟，包括半導體芯片的切晶(dicing)及封裝。制程的對應分裂，這在當前半導體制造架構公認有效，可能涉及與復雜銅基金屬化系統有關的其他問題，這在說明圖Ia至圖Id時會更詳細地描述。圖Ia的橫截面圖示意圖示處于很前面制造階段的半導體裝置100。裝置100包含有電路元件103形成于其中及上方的基板101，例如硅材料，或任何其他適當載體材料用于形成半導體層102于其上。例如，按照實作想要的電路功能的要求，電路元件103可包含晶體管、電容器、電阻器及其類似者。此外，金屬化系統150形成于電路元件103上方以及通常包含多個金屬化層151.....154，它們每個至少包含對應金屬線路以便提供內層電氣連接，同時也提供垂直接觸或通孔以便使一個金屬化層與相鄰金屬化層電氣連接。例如，金屬化層151包含適當介電材料151a，它可包含埋藏金屬線路或區域151b的精密低k值介電材料，如上述，它通?；阢~材料來形成。同樣，金屬化層152可包含介電材料152a以及金屬特征152b，其中也可提供帽蓋層152c以便可靠地覆蓋金屬化層151的任何金屬特征以及在圖案化介電材料152a時也用作蝕刻中止材料。例如，帽蓋層的典型材料為氮化硅，富含氮的碳化硅及其類似者。同樣，金屬化層153可包含介電材料153a與對應金屬特征153b，接著是帽蓋層154c。金屬化層154為系統150的最終或最后金屬化層以及包含適當介電材料154a與金屬區域154b，金屬區域154b也可視為接觸區域以便在后面制造階段接受適當凸5塊元件或接受焊線。如上述，金屬區域154b可包含銅材料從而有含銅表面154s，也可稱它為接觸面。此外，帽蓋層155c由金屬化層154形成以便適當局限金屬特征154b以及使得能夠對鈍化層堆棧160執行適當圖案化制程，鈍化層堆棧160可包含多個不同材料層，例如層161、162及其類似者。鈍化層堆棧160通?？砂T如二氧化硅、氮氧化硅、氮化硅及之類的材料。如圖Ia所示的半導體裝置100是基于任何適當制程策略來形成，其中基板101的加工是以晶片為基礎，亦即，在基板101中或上提供多個半導體晶粒區以便形成多個實質相同的半導體裝置。為此目的，半導體設施通常包含多個制程模塊，例如光刻模塊、蝕刻模塊、回火模塊、本文檔來自技高網...

【技術保護點】
一種方法，其包含下列步驟：在第一制造環境中，形成半導體裝置的金屬化系統的最終金屬化層，該金屬化系統形成于包含多個晶粒區的基板上方，該最終金屬化層包含有含銅接觸面的接觸區域；形成鈍化層堆棧于該最終金屬化層上方；圖案化該鈍化層堆棧以便形成開口于該接觸區域中的每一者的該含銅接觸面的一部份上方；以及于在遠離該第一制造環境的第二制造環境中加工該半導體裝置之前，形成保護層至少于該接觸區域中的每一者的該含銅接觸面的該部份上。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：M·列，J·霍海格，A·奧特，
申請(專利權)人：格羅方德半導體公司，格羅方德半導體德累斯頓第一模數有限責任及兩合公司，
類型：發明
國別省市：