MOS晶體管有效溝道長度測試結構及測試方法技術

本發明專利技術涉及半導體技術領域，公開了一種MOS晶體管有效溝道長度測試結構和測試方法，通過對摻雜條件完全相同的PN結第一測試單元和MOS晶體管第二測試單元的結電容測量，準確提取MOS晶體管有源區摻雜的橫向擴散長度，進而準確測量MOS晶體管的有效溝道長度。此外，本發明專利技術提供的測試結構中MOS晶體管有源區采用LDD工藝實現，其有源區中僅位于接觸通孔下方的區域為重摻雜區域，降低了重摻雜區對LDD橫向擴散長度測量的影響，使得測量結果更為準確。本發明專利技術提供的測試結構及測試方法對MOS晶體管特征尺寸沒有特定的依賴性，能夠實現對小尺寸MOS晶體管有效溝道長度的高精度測試。

【技術實現步驟摘要】
MOS晶體管有效溝道長度測試結構及測試方法
本專利技術涉及半導體
，特別涉及MOS晶體管中的有效溝道長度測試技術。
技術介紹
在MOS晶體管中，溝道長度是一個重要的基礎參數，對MOS晶體管的器件性能以至整個集成電路的設計和制造都有著極其重要的影響，因此，MOS晶體管有效溝道長度的測試和提取一直以來都是MOS器件研究領域的重要課題，特別是隨著半導體器件尺寸不斷縮小，有效溝道長度的準確測試和提取對于MOS器件及電路性能評估、半導體器件仿真建模及設計優化的影響越來越大，有效溝道長度測試的重要性愈發凸現出來。圖1為現有技術中MOS晶體管剖面結構示意圖。如圖1所示，MOS晶體管的典型結構包括置于半導體襯底或摻雜阱區100中的有源區110，柵極120以及覆蓋柵極120側壁的側墻140，且MOS晶體管周圍環繞有STI淺溝槽隔離130。此外，有源區110表面還具有與之連接的接觸通孔150，用以實現MOS晶體管有源區的測量引出。在常規MOS晶體管結構中，通常采用LDD工藝實現輕摻雜源漏區，即：有源區110位于側墻140及柵極120下方的區域110a為輕摻雜區域，其他區域110b為重摻雜區，而LDD工藝不可避免的帶來摻雜的橫向擴散長度ΔL，因此，MOS晶體管的有效溝道長度Leff實際上并非設計溝道長度Ldrawn(即：MOS晶體管柵極120長度)，而應為：Leff＝Ldrawn-ΔL。現有技術中，應用最為廣泛的測試MOS晶體管有效溝道長度Leff的方法是溝道電阻法，該方法主要利用MOS晶體管在線性工作狀態下的的I-V特性：其中，Ids為源漏電流，μeff為有效載流子遷移率，Cox為單位面積柵氧化層電容，W/L為MOS晶體管溝道寬長比，Vgs為柵源電壓，Vds為源漏電壓，Vth為閾值電壓，根據MOS晶體管的電流電壓特性可以得到溝道電阻由此通過設計不同溝道長度Ldrawn的MOS晶體管結構即可測得有源區LDD摻雜的橫向擴散長度ΔL，從而進一步測量MOS晶體管的有效溝道長度Leff。但是，溝道電阻法測量過程中通常認為源漏電阻Rsd是與柵壓Vgs無關的常數，而隨著器件尺寸的進一步縮小，MOS晶體管的溝道長度Ldrawn越來越小，柵壓Vgs對源漏電阻Rsd的調制效應越來越明顯，而且閾值電壓Vth的計算是否準確也會對有源區LDD摻雜的橫向擴散長度ΔL提取的準確性產生重要影響，因此隨著半導體器件特征尺寸不斷縮小，利用溝道電阻測量有效溝道長度的準確性越來越低。現有技術中另一種應用較廣的測量MOS晶體管有效溝道長度的方法是柵電容法，該方法通過測量MOS晶體管中電荷積累區和反型區的柵電容差得到柵-溝道電容通過設計溝道寬度W足夠大的一組器件即可測量MOS晶體管有源區LDD摻雜的橫向擴散長度ΔL。在該方法中，隱含地假定了反型區電容CGi和積累區電容CGa均是與柵壓Vgs無關的常數，而該假定只對長溝道MOS晶體管成立，對于短溝道MOS器件，積累區電容CGa會隨著柵源電壓Vgs而變化，從而導致柵-溝道電容CGC無法準確計算。利用柵電容法提取有效溝道長度Leff的方法對于小尺寸器件存在很大的局限性。因此，隨著半導體器件特征尺寸的不斷縮小及工藝制程節點的不斷向前推進，面向小尺寸器件提供更為有效的有效溝道長度測試結構和測試方法顯得尤為重要。
技術實現思路
本專利技術所要解決的技術是，提供一種MOS晶體管有效溝道長度測試結構及測試方法，能夠準確提取MOS晶體管有效溝道長度，并降低測試結構對器件特征尺寸的依賴性。為解決上述技術問題，本專利技術提供了一種MOS晶體管有效溝道長度測試結構，該結構包括第一測試單元和第二測試單元，第一測試單元包括三個或三個以上PN結，第二測試單元包括兩個或兩個以上MOS晶體管；所述PN結離子注入摻雜區的摻雜類型、摻雜濃度、離子注入深度等均與所述MOS晶體管有源區的摻雜條件相同，所述PN結和所述MOS晶體管置于相同的半導體襯底或摻雜阱區內。進一步的，第一測試單元中的PN結為具有淺溝槽隔離的縱向PN結。進一步的，第一測試單元的各PN結摻雜區和第二測試單元的各MOS晶體管有源區均連接有相同特征尺寸的接觸通孔，所述接觸通孔下方的半導體襯底中具有與之接觸的重摻雜區。進一步的，第一測試單元中各PN結的摻雜區和第二測試單元中各MOS晶體管的有源區采用LDD注入形成，其摻雜濃度小于所述重摻雜區的摻雜濃度，離子注入深度小于所述重摻雜區的離子注入深度。作為可選的技術方案，第一測試單元包括三個縱向PN結，且所述三個PN結具有各不相同的面積和周長；第二測試單元包括兩個MOS晶體管，且所述兩個MOS晶體管具有不同的溝道寬度。作為可選的技術方案，第一測試單元包括n個縱向PN結，其中，n1個PN結并聯形成第一等效PN結，n2個PN結并聯形成第二等效PN結，n3個PN結并聯形成第三等效PN結，n、n1、n2、n3均為整數且n1+n2+n3＝n＞3，所述第一等效PN結、第二等效PN結和第三等效PN結具有各不相同的等效面積和等效周長。作為可選的技術方案，第二測試單元包括m個MOS晶體管，其中，m1個MOS晶體管級聯形成第一叉指狀MOS結構，m2個MOS晶體管級聯形成第二叉指狀MOS結構，m、m1、m2均為整數且m1+m2＝m＞2。在該技術方案中，可選的，第一叉指狀MOS結構與第二叉指狀MOS結構中MOS晶體管數量相同，溝道寬度不同；可選的，第一叉指狀MOS結構和第二叉指狀MOS結構中MOS晶體管數量不同，溝道寬度相同。本專利技術還提供了一種MOS晶體管有效溝道長度測試方法，包括以下步驟：提供第一測試單元，包括三個或三個以上具有淺溝槽隔離的縱向PN結；測量所述第一測試單元中各PN結的結電容值；提取所述第一測試單元中各PN結底部界面單位面積結電容Cjs、PN結摻雜區與淺溝槽隔離的邊界單位周長結電容Cjsw；提供第二測試單元，包括兩個或兩個以上MOS晶體管，所述MOS晶體管有源區的摻雜類型、摻雜濃度、離子注入深度等均與所述PN結離子注入摻雜區的摻雜條件相同，且置于與所述PN結相同的半導體襯底或摻雜阱區內；測量所述第二測試單元中各MOS晶體管的結電容；提取所述第二測試單元中各MOS晶體管有源區摻雜的橫向擴散長度ΔL；測得所述MOS晶體管有效溝道長度。進一步的，第一測試單元的各PN結摻雜區和所述第二測試單元的各MOS晶體管有源區均連接有相同特征尺寸的接觸通孔。且第一測試單元中各PN結的摻雜區和第二測試單元中各MOS晶體管的有源區均采用LDD注入形成，其摻雜濃度小于重摻雜區的摻雜濃度，離子注入深度小于所述重摻雜區的離子注入深度。此時，對所述第一測試單元的測試還需提取單個重摻雜區結電容CCT。作為可選的技術方案，第一測試單元中各PN結的結電容Cd包括底部結電容、重摻雜區結電容和淺溝槽隔離側邊電容，且Cd＝i×CCT+Cjs×Ard+Cjsw×Pjd，其中，i為所述PN結摻雜區中接觸通孔數量，CCT為單個所述重摻雜區結電容，Ard為所述PN結摻雜區底部界面面積，Cjs為所述PN結摻雜區底部界面單位面積結電容，Pjd為所述PN結摻雜區與淺溝槽隔離界面的邊界周長，Cjsw為所述PN結摻雜區與淺溝槽隔離邊界處單位周長結電容。作為可選的技術方案，第一測試單元包括n個縱向PN結，其中，n1個P本文檔來自技高網...

【技術保護點】
一種MOS晶體管有效溝道長度測試結構，包括第一測試單元和第二測試單元，其特征在于：所述第一測試單元包括三個或三個以上PN結；所述第二測試單元包括兩個或兩個以上MOS晶體管。

【技術特征摘要】
1.一種MOS晶體管有效溝道長度測試結構，包括第一測試單元和第二測試單元，其特征在于：所述第一測試單元包括三個以上PN結；所述第二測試單元包括兩個以上MOS晶體管；所述PN結離子注入摻雜區的摻雜類型、摻雜濃度、離子注入深度均與所述MOS晶體管有源區的摻雜類型、摻雜濃度、離子注入深度相同，且所述PN結和所述MOS晶體管置于相同的半導體襯底或摻雜阱區內。2.根據權利要求1所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述第一測試單元中的PN結為具有淺溝槽隔離的縱向PN結。3.根據權利要求1或2所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述第一測試單元的各PN結摻雜區和所述第二測試單元的各MOS晶體管有源區均連接有相同特征尺寸的接觸通孔，所述接觸通孔下方的半導體襯底中具有與之接觸的重摻雜區。4.根據權利要求3所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述PN結的摻雜區和所述MOS晶體管的有源區采用LDD注入形成，其摻雜濃度小于所述重摻雜區的摻雜濃度，離子注入深度小于所述重摻雜區的離子注入深度。5.根據權利要求4所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述第一測試單元包括三個縱向PN結，且所述三個PN結具有各不相同的面積和周長。6.根據權利要求4所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述第一測試單元包括n個縱向PN結，其中，n1個PN結并聯形成第一等效PN結，n2個PN結并聯形成第二等效PN結，n3個PN結并聯形成第三等效PN結，n、n1、n2、n3均為整數且n1+n2+n3＝n＞3，所述第一等效PN結、所述第二等效PN結和所述第三等效PN結具有各不相同的等效面積和等效周長。7.根據權利要求4所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述第二測試單元包括兩個MOS晶體管，且所述兩個MOS晶體管具有不同的溝道寬度。8.根據權利要求4所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述第二測試單元包括m個MOS晶體管，其中，m1個MOS晶體管級聯形成第一叉指狀MOS結構，m2個MOS晶體管級聯形成第二叉指狀MOS結構，m、m1、m2均為整數且m1+m2＝m＞2。9.根據權利要求8所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述第一叉指狀MOS結構與第二叉指狀MOS結構中MOS晶體管數量相同，溝道寬度不同。10.根據權利要求8所述的MOS晶體管有效溝道長度測試結構，其特征在于，所述第一叉指狀MOS結構和第二叉指狀MOS結構中MOS晶體管數量不同，溝道寬度相同。11.一種MOS晶體管有效溝道長度測試方法，其特征在于，包括以下步驟：提供第一測試單元，包括三個以上具有淺溝槽隔離的縱向PN結；測量所述第一測試單元中各PN結的結電容；提取所述第一測試單元中各PN結底部界面單位面積結電容Cjs、PN結摻雜區與淺溝槽隔離的邊界單位周長結電容Cjsw；提供第二測試單元，包括兩個以上MOS晶體管，所述MOS晶體管有源區的摻雜類型、摻雜濃度、離子注入深度均與所述PN結離子注入摻雜區的摻雜類型、摻雜濃度、離子注入深度相同，且置于與所述PN結相同的半導體襯底或摻雜阱區內；測量所述第二測試單元中各MOS晶體管的結電容；提取所述第二測試單元中各MOS晶體管有源區摻雜的橫向擴散長度ΔL；測得所述MOS晶體管有效溝道長度。12.根據權利要求11所述的MOS晶體管有效溝道長度測試方法，其特征在于，所述第一測試單元的各PN結摻雜區和所述第二測試單元的各MOS晶體管有源區均連接有相同特征...

【專利技術屬性】
技術研發人員：郭奧，
申請(專利權)人：上海集成電路研發中心有限公司，
類型：發明
國別省市：