半導(dǎo)體裝置及其制造方法制造方法及圖紙

本發(fā)明專利技術(shù)公開了一種半導(dǎo)體裝置及其制造方法。半導(dǎo)體裝置包括第一摻雜區(qū)、第二摻雜區(qū)、介電結(jié)構(gòu)與柵極結(jié)構(gòu)。第一摻雜區(qū)具有第一導(dǎo)電型。第二摻雜區(qū)具有相反于第一導(dǎo)電型的第二導(dǎo)電型并鄰近第一摻雜區(qū)。介電結(jié)構(gòu)包括互相分開的第一介電部分與第二介電部分。介電結(jié)構(gòu)形成于第一摻雜區(qū)上。柵極結(jié)構(gòu)位于第一摻雜區(qū)或第二摻雜區(qū)鄰近第一介電部分的一部分上。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)是有關(guān)于一種，特別是有關(guān)于一種晶體管及其制造方法。
技術(shù)介紹
在半導(dǎo)體技術(shù)中，舉例來(lái)說(shuō)，半導(dǎo)體裝置例如功率裝置是使用橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)。為了提高半導(dǎo)體裝置的崩潰電壓(breakdown voltage,BVdss),—種方法是降低漏極區(qū)的摻雜濃度并增加漂移長(zhǎng)度。然而，此方法會(huì)提高半導(dǎo)體裝置的開啟電阻。此外，需要大的設(shè)計(jì)面積。半導(dǎo)體技術(shù)中的絕緣柵雙極性晶體管(Insulated Gate Bipolar Transistors,IGBT)同時(shí)具有晶體管(MOS)與雙極結(jié)晶體管(bipolar junction transistor,BJT)的優(yōu)·點(diǎn)。絕緣柵雙極性晶體管可使用于開關(guān)應(yīng)用中。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)是有關(guān)于。半導(dǎo)體裝置具有優(yōu)異的效能，且制造成本低。依據(jù)本專利技術(shù)的一個(gè)實(shí)施例，本專利技術(shù)提供了一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括第一摻雜區(qū)、第二摻雜區(qū)、介電結(jié)構(gòu)與柵極結(jié)構(gòu)。第一摻雜區(qū)具有第一導(dǎo)電型。第二摻雜區(qū)具有相反于第一導(dǎo)電型的第二導(dǎo)電型并鄰近第一摻雜區(qū)。介電結(jié)構(gòu)包括互相分開的第一介電部分與第二介電部分。介電結(jié)構(gòu)形成于第一摻雜區(qū)上。柵極結(jié)構(gòu)位于第一摻雜區(qū)或第二摻雜區(qū)鄰近第一介電部分的一部分上。依據(jù)本專利技術(shù)的再一個(gè)實(shí)施例，本專利技術(shù)提供了一種半導(dǎo)體裝置的制造方法，該方法包括以下步驟于第一摻雜區(qū)中形成第二摻雜區(qū)；第一摻雜區(qū)具有第一導(dǎo)電型，第二摻雜區(qū)具有相反于第一導(dǎo)電型的第二導(dǎo)電型；形成介電結(jié)構(gòu)于第一摻雜區(qū)上；介電結(jié)構(gòu)包括互相分開的第一介電部分與第二介電部分；形成柵極結(jié)構(gòu)于第一摻雜區(qū)或第二摻雜區(qū)鄰近第一介電部分的一部分上。下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下附圖說(shuō)明圖I繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。圖2繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。圖3繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。圖4繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。圖5繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。圖6繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。圖7顯示一實(shí)施例中半導(dǎo)體裝置在關(guān)閉狀態(tài)下的崩潰電壓曲線。圖8顯示一實(shí)施例中半導(dǎo)體裝置的ID-VD曲線。圖9顯示實(shí)施例中半導(dǎo)體裝置的線性區(qū)電流。主要元件符號(hào)說(shuō)明12、112、212、312、412、512 :第一摻雜區(qū)14:第二摻雜區(qū)16、416:介電結(jié)構(gòu) 18、418 :第一介電部分20、420 :第一介電部分22 :柵極結(jié)構(gòu)24:介電層26:導(dǎo)電層28、30、32、128、228、328、428、528、58、60、162、362、562 :摻雜部分34 :第三摻雜區(qū)36、136、336、536 :第四摻雜區(qū)38、40、42、44 :電極46、48 :側(cè)邊50、450:第一摻雜層52、452 :第二摻雜層54、254 :底層56 :摻雜阱區(qū)264:隔離結(jié)構(gòu)266、268、270 :隔離部分472:第三介電部分具體實(shí)施例方式圖I繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。請(qǐng)參照?qǐng)D1，第一摻雜區(qū)12鄰近第二摻雜區(qū)14。第一摻雜區(qū)12包括摻雜部分28，具有第一導(dǎo)電型例如N導(dǎo)電型。第二摻雜區(qū)14可包括摻雜部分30與摻雜部分32，具有相反于第一導(dǎo)電型的第二導(dǎo)電型，例如P導(dǎo)電型。于實(shí)施例中，摻雜部分30是通過圖案化的掩模層(未顯示)對(duì)第一摻雜區(qū)12進(jìn)行摻雜而形成。摻雜部分32是通過圖案化的掩模層(未顯示)對(duì)摻雜部分30進(jìn)行摻雜而形成。摻雜部分32可為重?fù)诫s區(qū)。于一實(shí)施例中，具有第一導(dǎo)電型例如N導(dǎo)電型的第三摻雜區(qū)34是通過圖案化的掩模層(未顯示)對(duì)摻雜部分30進(jìn)行摻雜而形成。第四摻雜區(qū)36是通過圖案化的掩模層(未顯示)對(duì)第一摻雜區(qū)12進(jìn)行摻雜而形成。第三摻雜區(qū)34與第四摻雜區(qū)36可為重?fù)诫s區(qū)。請(qǐng)參照?qǐng)D1，介電結(jié)構(gòu)16形成于第一摻雜區(qū)12上。介電結(jié)構(gòu)16包括互相分開的第一介電部分18與第二介電部分20。第一介電部分18與第二介電部分20并不限于圖I中所示的場(chǎng)氧化物，也可為淺溝道隔離結(jié)構(gòu)或其它合適的絕緣物。柵極結(jié)構(gòu)22形成于第一摻雜區(qū)12或第二摻雜區(qū)14鄰近第一介電部分18的一部分上。柵極結(jié)構(gòu)22可包括形成于第一摻雜區(qū)12或第二摻雜區(qū)14上的介電層24，與形成于介電層24上的電極層26。電極層26可包括金屬、多晶娃或金屬娃化物。請(qǐng)參照?qǐng)D1，第四摻雜區(qū)36與第二摻雜區(qū)14分別位于介電結(jié)構(gòu)16的相對(duì)側(cè)邊46、48上。于一實(shí)施例中，第一摻雜層50形成于第一介電部分18與第二介電部分20之間的摻雜部分28上。第一摻雜層50具有第二導(dǎo)電型例如P導(dǎo)電型。第一摻雜區(qū)12可包括第二摻雜層52，具有第一導(dǎo)電型例如N導(dǎo)電型并位于第一摻雜層50下。第二摻雜層52可通過圖案化的掩模層(未顯示)對(duì)摻雜部分28進(jìn)行摻雜而形成。第一摻雜層50可通過圖案化的掩模層(未顯不)對(duì)第二摻雜層52進(jìn)行摻雜而形成。請(qǐng)參照?qǐng)D1，底層54可位于第一摻雜區(qū)12的下方。底層54可具有第二導(dǎo)電型例如P導(dǎo)電型。底層54可為襯底或外延層。于一實(shí)施例中，底層54為絕緣體上硅(Siliconon insulator, SOI)。第一摻雜區(qū)12的摻雜部分28可通過圖案化的掩模層(未顯示)對(duì)底層54進(jìn)行摻雜而形成。摻雜部分28也可以外延的方式形成于底層54上。摻雜阱區(qū)56 鄰近摻雜部分28并位于底層54上。摻雜阱區(qū)56包括摻雜部分58與摻雜部分60，具有第二導(dǎo)電型例如P導(dǎo)電型。摻雜部分58可通過圖案化的掩模層(未顯示)對(duì)底層54進(jìn)行摻雜而形成。摻雜部分58也可以外延的方式形成于底層54上。摻雜部分60可通過圖案化的掩模層(未顯示)對(duì)摻雜部分58進(jìn)行摻雜而形成。摻雜部分60可為重?fù)诫s區(qū)。于一實(shí)施例中，半導(dǎo)體裝置為金屬氧化物半導(dǎo)體(MOS)例如橫向雙擴(kuò)散(Lateraldouble Diffusion)金屬氧化物半導(dǎo)體(LDMOS)。于此例中，第一摻雜區(qū)12包括第四摻雜區(qū)36，具有第一導(dǎo)電型例如N導(dǎo)電型。柵極結(jié)構(gòu)22位于摻雜部分28與第三摻雜區(qū)34之間的摻雜部分30上。電極40例如漏極電極電性連接至第四摻雜區(qū)36。電極42例如源極電極電性連接至第三摻雜區(qū)34。電極44例如柵極電極電性連接至柵極結(jié)構(gòu)22。電極38例如基極電極電性連接至摻雜部分32。電極38與電極42可互相電性連接。于另一實(shí)施例中，半導(dǎo)體裝置為絕緣柵雙極性晶體管(Insulated Gate BipolarTransistors, IGBT),詳細(xì)地來(lái)說(shuō)是橫向絕緣柵雙極性晶體管(lateralinsulated gatebipolar transistor, LIGBT)。于此例中，第四摻雜區(qū)36具有第二導(dǎo)電型例如P導(dǎo)電型。柵極結(jié)構(gòu)22位于第一介電部分18與摻雜部分30之間的摻雜部分28上。電極40例如集極電極電性連接至第四摻雜區(qū)36。電極38例如射極電極電性連接至摻雜部分32。電極44例如柵極電極電性連接至柵極結(jié)構(gòu)22。電極42例如基極電極電性連接至第三摻雜區(qū)34。電極38與電極42可互相電性連接。半導(dǎo)體裝置可簡(jiǎn)單地控制第四摻雜區(qū)36的導(dǎo)電型為第一導(dǎo)電型例如N導(dǎo)電型來(lái)制造(800V)橫向雙擴(kuò)散晶體管，或第二導(dǎo)電型例如P導(dǎo)電型來(lái)制造(700V)絕緣柵雙極性晶體管。半導(dǎo)體裝置可由CMOS工藝?yán)?00V功率CMOS工藝制造，因此半導(dǎo)體裝置的制造不需要增加額外的掩模(mask)或步驟，也有利于與其它的裝置整合在同一本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種半導(dǎo)體裝置，包括：一第一摻雜區(qū)，具有一第一導(dǎo)電型；一第二摻雜區(qū)，具有相反于該第一導(dǎo)電型的一第二導(dǎo)電型并鄰近該第一摻雜區(qū)；一介電結(jié)構(gòu)，包括互相分開的一第一介電部分與一第二介電部分，其中該介電結(jié)構(gòu)形成于該第一摻雜區(qū)上；以及一柵極結(jié)構(gòu)，位于該第一摻雜區(qū)或該第二摻雜區(qū)鄰近該第一介電部分的一部分上。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：朱建文，陳永初，吳錫垣，
申請(qǐng)(專利權(quán))人：旺宏電子股份有限公司，
類型：發(fā)明
國(guó)別省市：