本發(fā)明專利技術(shù)提供一種通過隨機(jī)存取存儲器RAM芯片地址引腳檢測缺陷的測試方法，包括：向數(shù)量等于RAM芯片地址總線位數(shù)增加一、地址為全零以及地址為各條地址總線依次唯一地為1且其余地址總線為0的、特定的RAM存儲單元寫入相應(yīng)的彼此不同的數(shù)據(jù)；讀出所述特定的RAM存儲單元中的對應(yīng)數(shù)據(jù)，形成結(jié)果數(shù)組；確定結(jié)果數(shù)組中是否存在相同的元素；如果結(jié)果數(shù)組中存在相同的元素，則判斷RAM芯片引腳存在布線缺陷；如果結(jié)果數(shù)組中不存在相同的元素，則判斷RAM芯片地址引腳不存在布線缺陷。
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及一種隨機(jī)存取存儲器(RAM)芯片的測試方法。具體地，涉及一種隨機(jī) 存取存儲器芯片布線中有關(guān)地址總線引腳中諸如短路或斷路的缺陷檢測的測試方法。
技術(shù)介紹
作為斷電以后不能保存其上所存儲的數(shù)據(jù)的易失性存儲器，RAM存儲器芯片廣泛 地用于電子控制和計算機(jī)領(lǐng)域。在RAM存儲器芯片成品出廠之前都要進(jìn)行檢測。傳統(tǒng)的RAM測試方法通常檢測RAM 芯片中的存儲單元的數(shù)據(jù)存取中是否存在缺陷，這包括RAM芯片數(shù)據(jù)引腳之間的短路或斷 路缺陷。圖1是檢測中測試CPU和被測試的RAM芯片之間的并行總線的典型電路。其中，Ax表示地址總線的每個引腳，CPU側(cè)的地址總線A0、Al、A2......依次與RAM芯片側(cè)的地址總線A0、A1、A2......對應(yīng)地連接在一起。圖2是按照傳統(tǒng)的RAM芯片檢測方法的流程圖。以256字節(jié)RAM存儲器為例進(jìn)行 說明。在步驟S20，將被檢測的RAM存儲單元的當(dāng)前地址初始地設(shè)置為00000000b，繼續(xù) 下一步驟S21。在步驟S21，將RAM存儲單元的當(dāng)前地址中的數(shù)據(jù)保存在臨時寄存器R中，繼續(xù)下 一步驟S22。在步驟S22，將數(shù)據(jù)0x55寫入當(dāng)前地址的存儲單元中，繼續(xù)下一步驟S23。在步驟S23，校驗寫入當(dāng)前地址的存儲單元中的數(shù)據(jù)是否為0x55，即讀出當(dāng)前地 址中的數(shù)據(jù)并與0x55進(jìn)行比較，若比較結(jié)果為相同，則認(rèn)為當(dāng)前地址的存儲單元的寫入 0x55的檢驗操作通過，接著進(jìn)行步驟S24 ;若比較結(jié)果為不同，則認(rèn)為當(dāng)前地址的存儲單元 的寫入0x55的檢驗操作失敗。在步驟S24，將數(shù)據(jù)OxAA寫入當(dāng)前地址的存儲單元中，繼續(xù)下一步驟S25。在步驟S25，校驗寫入當(dāng)前地址的存儲單元中的數(shù)據(jù)是否為OxAA，即讀出當(dāng)前地 址中的數(shù)據(jù)并與OXAA進(jìn)行比較，若比較結(jié)果為相同，則認(rèn)為當(dāng)前地址的存儲單元的寫入 OxAA的檢驗操作通過，進(jìn)行步驟S26 ;若比較結(jié)果為不同，則認(rèn)為當(dāng)前地址的存儲單元的寫 入OxAA的檢驗操作失敗。在步驟S26，將臨時寄存器R中的數(shù)據(jù)寫回到當(dāng)前地址的存儲單元中，進(jìn)行步驟 S27。在步驟S27，判斷地址是否等于11111111b，若地址等于11111111b，則結(jié)束測試； 若地址不等于11111111b，則當(dāng)前地址加1，返回步驟S21，重復(fù)步驟S21-S27。上述傳統(tǒng)的RAM測試方法通過向256字節(jié)RAM存儲器芯片的每個存儲單元寫入 01010101或10101010并將從每個存儲單元讀取的所寫入的數(shù)據(jù)與01010101或10101010 進(jìn)行比較來校驗每個存儲單元的存取是否正確。下面示出的是傳統(tǒng)的RAM測試方法的算法舉例。傳統(tǒng)RAM測試方法的算法偽代碼如下{Repeat until all RAM locations are tested;{Save data in RAM locations to be tested;Write 0x55 to RAM location;Verify 0x55 is written to above RAM location;Write OxAA to RAM locations;Verify OxAA is written to above RAM locations;Restore data to RAM location;Increment RAM test location address;}}可以看出，在上述傳統(tǒng)算法中，逐個存儲單元地進(jìn)行測試。但是上述傳統(tǒng)的RAM測 試方法沒有考慮RAM芯片地址總線中的短路或斷路的可能性，而是假定RAM芯片地址總線 是正常工作的，地址總線上不存在短路或斷路。因而傳統(tǒng)的RAM測試方法不能檢測出RAM 芯片地址引腳之間的短路和斷路。實際上，RAM芯片地址引腳之間的短路和斷路是常見的缺陷，其發(fā)生的概率和RAM 芯片數(shù)據(jù)引腳之間的短路或斷路缺陷的概率并沒有實質(zhì)性的差別。因此上述傳統(tǒng)檢測方法 的明顯缺陷是即使RAM芯片地址引腳之間存在短路或斷路時，RAM存儲器芯片仍然能夠通 過傳統(tǒng)檢測方法的檢測。下面進(jìn)行詳細(xì)說明。圖3是RAM測試檢測中CPU和被測試的RAM芯片之間的并行地址總線存在連接缺 陷的情況，其中被測試的RAM芯片側(cè)的地址總線之間存在短路的故障。參見圖3，例如，RAM芯片地址引腳AO和Al之間存在短路。由于RAM芯片的地址 引腳AO和Al之間短路，具有相同的電壓電平，因此，無論CPU側(cè)的地址引腳AO和Al的電 壓如何，按照傳統(tǒng)的RAM芯片檢測方法,地址為xxxxxxOlb和xxxxxxlOb的存儲單元實際上 永遠(yuǎn)不會被測試到。換句話說，當(dāng)CPU側(cè)對地址為xxxxxxOlb或xxxxxxlOb的存儲單元進(jìn) 行測試時，實際上等同于地址為xxxxxxOOb和xxxxxxllb的存儲單元在被進(jìn)行測試,其中根 據(jù)具體的電特性來決定是等同于地址為xxxxxxOOb的存儲單元在被進(jìn)行測試還是等同于 地址為xxxxxxllb的存儲單元在被進(jìn)行測試。因此在這種情況下，RAM測試總是會通過,而 不會檢測出RAM芯片的地址引腳AO和Al之間短路故障。圖4是測試檢測中CPU和被測試的RAM芯片之間的并行地址總線存在連接缺陷的 情況，其中被測試的RAM芯片側(cè)的地址總線存在斷路的故障。參見圖4，例如，RAM芯片地址引腳AO之間存在斷路。由于RAM存儲器單元的地址 引腳AO上存在著斷路，因此，假定在斷路的情況下RAM存儲器單元的地址引腳AO的電壓電 平為低電平，則按照傳統(tǒng)的RAM芯片檢測方法，地址為xxxxxxxlb的存儲單元實際上永遠(yuǎn)不 會被測試到。換句話說，在這種情況下，RAM測試總是會通過，而不會檢測出RAM存儲器單 元的地址引腳AO上存在著斷路故障。因此可見傳統(tǒng)RAM芯片檢測方法無法保證最終產(chǎn)品 的生產(chǎn)質(zhì)量。因此，期望提供一種能夠檢測RAM芯片地址引腳之間的短路以及斷路的方法，以更全面保證最終產(chǎn)品的生產(chǎn)質(zhì)量。
技術(shù)實現(xiàn)思路
針對RAM存儲器芯片的上述傳統(tǒng)檢測方法的缺點和不足，根據(jù)本專利技術(shù)的檢測RAM 芯片地址引腳之間的短路以及斷路的方法為最終產(chǎn)品的生產(chǎn)提供了完善的檢測手段，能夠 保證和提高最終產(chǎn)品的生產(chǎn)質(zhì)量，因而具有廣泛的應(yīng)用前景。根據(jù)本專利技術(shù)，提供一種通過隨機(jī)存取存儲器RAM芯片地址引腳檢測缺陷的測試方 法，包括向數(shù)量等于RAM芯片地址總線位數(shù)增加一、地址為全零以及地址為各條地址總線 依次唯一地為I且其余地址總線為O的、特定的RAM存儲單元寫入相應(yīng)的彼此不同的數(shù)據(jù)； 讀出所述特定的RAM存儲單元中的對應(yīng)數(shù)據(jù)，形成結(jié)果數(shù)組；確定結(jié)果數(shù)組中是否存在相 同的元素；以及如果結(jié)果數(shù)組中存在相同的元素，則判斷RAM芯片引腳存在布線缺陷；如果 結(jié)果數(shù)組中不存在相同的元素，則判斷RAM芯片地址引腳不存在布線缺陷。其中所述RAM芯片地址引腳缺陷包括RAM芯片的地址引腳之間的短路或者RAM芯 片地址引腳的斷路。其中在向特定的RAM存儲單元寫入相應(yīng)的彼此不同的數(shù)據(jù)之前，還包括將所述 特定的RAM存儲單元中的數(shù)據(jù)緩存在臨時存儲器中。其中在形成結(jié)果數(shù)組之后，還包括將緩存在臨時存儲器中的數(shù)據(jù)寫回到所述特 定的RAM存儲單元中。其中在判斷RAM心片地址引腳中不存在缺陷之后，還包括對RAM心片的全部存儲 單元的數(shù)據(jù)存取功能進(jìn)行測試。附圖說明通過下面結(jié)合附圖本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點】
一種通過隨機(jī)存取存儲器RAM芯片地址引腳檢測缺陷的測試方法，其特征在于包括：向數(shù)量等于RAM芯片地址總線位數(shù)增加一、地址為全零以及地址為各條地址總線依次唯一地為1且其余地址總線為0的、特定的RAM存儲單元寫入相應(yīng)的彼此不同的數(shù)據(jù)；讀出所述特定的RAM存儲單元中的對應(yīng)數(shù)據(jù)，形成結(jié)果數(shù)組；確定結(jié)果數(shù)組中是否存在相同的元素；以及如果結(jié)果數(shù)組中存在相同的元素，則判斷RAM芯片引腳存在布線缺陷；如果結(jié)果數(shù)組中不存在相同的元素，則判斷RAM芯片地址引腳不存在布線缺陷。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：葉均，
申請(專利權(quán))人：施耐德電器工業(yè)公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。