具有低導通電阻的柵壓自舉開關制造技術

本實用新型專利技術涉及集成電路領域，公開了一種具有低導通電阻的柵壓自舉開關。本實用新型專利技術中，起開關作用的M1的襯底并不直接與其源端短接，而是通過一個控制開關與其源端相連。該控制開關在柵壓自舉電路處于預充電模式時，處于關斷狀態；在柵壓自舉電路處于自舉模式時，處于打開狀態。因此，當柵壓自舉電路處于預充電模式時，M1的襯底相當于接地，保證了M1的徹底關斷；而當柵壓自舉電路處于自舉模式時，M1的襯底將通過該控制開關與其漏端連通，消除襯偏效應，使得無論輸入信號為多少，開關M1的導通電阻都保持不變。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及集成電路領域，特別涉及柵壓自舉開關的襯偏效應消除技術。
技術介紹
在模擬電路中，通常用MOS(金屬氧化物半導體)晶體管來實現開關的功能。以N型MOS開關為例，MOS管的導通電阻與柵極到源極的電壓有關，該電壓越小則導通電阻越大。一般在開關導通時，柵極電壓固定在一個高電平，源極接輸入信號。因而，導通電阻會隨著輸入信號的變化而變化，尤其是當信號電壓接近柵極電壓的時候，N型MOS管近似關斷。為了能處理較高電壓的信號，通常將柵極接最高電平，也就是電源電壓，前提是要保證MOS管不被擊穿。為了能處理接近甚至高于電源電壓的信號，柵壓自舉技術通過抬高柵極電壓使其高于電源電壓，從而實現更高的可處理信號電壓，圖1所示為一種典型的柵壓自舉開關電路。圖1中，Ml為實現開關功能的NMOS管，其余部分為柵壓自舉電路，在兩相時鐘phi和Phib的控制下將N2抬至電源電壓以上。該電路分為兩個工作狀態，當phi為低電平，phib為高電平時，電路處于預充電狀態。假設電源電壓為Vdd，此時N4=2*Vdd，M4打開，同時M13也打開，C3被充至Vdd。另一方面，M6打開，NI充至Vdd，使得M9關斷。并且M12打開，N2被拉到零，M1，M8，M10都關斷。該狀態下，開關處于關斷狀態。當phi為高電平phib為低電平時，電路進入自舉工作狀態。此時N4=Vdd，M4關斷，且M12也關斷。另一方面，M7打開，NI被拉低，故M9打開，N2拉高，從而把Ml，MlO打開。MlO打開后，N3被抬高至接近輸入信號Vin，由于N6，N2節點沒有額外的直流通路，故N6，N2也被抬高相同的電壓。由于N6，N2節點之前的電壓為Vdd，故自舉之后的電壓接近Vdd+Vin。最終實現了一個高于電源電壓且隨輸入信號變化的開啟電壓，無論輸入信號為多少，Ml的柵極到源極的電壓恒定在Vdd。然而，NMOS管的導通電壓除了跟柵極到源極電壓有關還跟源極到襯底的電壓有關，源極比襯底電壓高出越多，襯偏效應就越明顯，閾值電壓也就越高，使得導通電阻越大。為了消除襯偏效應，通常將Ml的襯底和源端短接，但是在圖1電路中，這會導致Ml無法有效關斷，因為當輸入信號較高時，輸入信號會通過襯底和漏端的PN結和開關的另一端導通。
技術實現思路
本技術的目的在于提供一種具有低導通電阻的柵壓自舉開關，不但能消除柵壓自舉開關電路中起開關作用的MOS晶體管的襯偏效應，而且能確保該MOS晶體管的有效關斷。為解決上述技術問題，本技術提供了一種具有低導通電阻的柵壓自舉開關，包含作為開關的金屬氧化物半導體MOS晶體管Ml、與該MOS晶體管Ml相連的柵壓自舉電路，MOS晶體管Ml的襯底通過一控制開關與本MOS晶體管Ml的源端相連；其中，控制開關在所述柵壓自舉電路處于預充電模式時，處于關斷狀態；在所述柵壓自舉電路處于自舉模式時，處于打開狀態。本技術還提供了一種具有低導通電阻的柵壓自舉開關，包含由第一金屬氧化物半導體MOS晶體管和第二 MOS晶體管構成的開關、與該第一 MOS晶體管相連的柵壓自舉電路；所述第一 MOS晶體管的源極接輸入信號，所述第一 MOS晶體管的漏極接所述第二MOS晶體管的源極；所述第二 MOS晶體管的柵極接所述第一 MOS晶體管的柵極；所述第二 MOS晶體管的漏極作為輸出信號輸出；所述第一 MOS晶體管的襯底與該第一 MOS晶體管的源極短接；所述第二 MOS晶體管的襯底與該第二 MOS晶體管的漏極短接。本技術實施方式相對于現有技術而言，起開關作用的Ml的襯底并不直接與其源端短接，而是通過一個控制開關與其源端相連。該控制開關在柵壓自舉電路處于預充電模式時，處于關斷狀態；在柵壓自舉電路處于自舉模式時，處于打開狀態。由于該控制開關由柵壓自舉電路當前所處的模式決定，而起開關作用的Ml的襯底與其源端是否能夠連通又由該控制開關決定。因此，當柵壓自舉電路處于預充電模式時，由于控制開關處于關斷狀態，因此Ml的襯底相當于接地，避免了 Ml因輸入信號較高而導致輸入信號通過襯底和漏端的PN結和開關的另一端導通，保證了 Ml的徹底關斷；而當柵壓自舉電路處于自舉模式時，由于控制開關處于打開狀態，因此Ml的襯底將通過該控制開關與其漏端連通，消除襯偏效應，使得無論輸入信號為多少，開關Ml的導通電阻都保持不變。通過靈活的連接開關Ml的襯底與其源端，即減小了其導通阻抗，也保證了完全關斷。另外，控制開關為MOS晶體管，如可以直接將柵壓自舉電路中，漏端與Ml的源端和輸入信號相連的M10，直接作為該控制開關(M10的源端直接連接該Ml的襯底)。由于在柵壓自舉電路中，MlO在柵壓自舉電路處于預充電模式時，處于關斷狀態；在柵壓自舉電路處于自舉模式時，處于打開狀態。因此，直接將該MlO作為控制開關，Ml的襯底通過MlO和本Ml的源端相連，實現簡單，而且不增加額外的電路，不犧牲電路面積，也不會增加電路的功耗。附圖說明圖1是現有技術中典型的柵壓自舉開關電路；圖2是根據本技術第一實施方式的具有低導通電阻的柵壓自舉開關結構示意圖；圖3是根據本技術第二實施方式的具有低導通電阻的柵壓自舉開關結構示意圖；圖4是根據本技術第三實施方式的具有低導通電阻的柵壓自舉開關的襯偏效應消除方法流程圖；圖5是根據本技術第四實施方式的具有低導通電阻的柵壓自舉開關結構示意圖。具體實施方式為使本技術的目的、技術方案和優點更加清楚，下面將結合附圖對本技術的各實施方式進行詳細的闡述。然而，本領域的普通技術人員可以理解，在本技術各實施方式中，為了使讀者更好地理解本申請而提出了許多技術細節。但是，即使沒有這些技術細節和基于以下各實施方式的種種變化和修改，也可以實現本申請各權利要求所要求保護的技術方案。本技術的第一實施方式涉及一種具有低導通電阻的柵壓自舉開關，包含作為開關的MOS晶體管Ml、與該MOS晶體管Ml相連的柵壓自舉電路。柵壓自舉電路以及柵壓自舉電路與作為開關的MOS晶體管Ml的連接關系與現有技術相同，在此不再贅述。在本實施方式中，該MOS晶體管Ml的襯底通過一控制開關與本MOS晶體管Ml的源端相連，如圖2所示。該控制開關在柵壓自舉電路處于預充電模式時，處于關斷狀態；在柵壓自舉電路處于自舉模式時，處于打開狀態。該控制開關可通過MOS晶體管實現。本領域技術人員可以理解，由于該控制開關由柵壓自舉電路當前所處的模式決定，而起開關作用的Ml的襯底與其源端是否能夠連通又由該控制開關決定。因此，當柵壓自舉電路處于預充電模式時，由于控制開關處于關斷狀態，因此Ml的襯底相當于接地，避免了 Ml因輸入信號較高而導致輸入信號通過襯底和漏端的PN結和開關的另一端導通，保證了 Ml的徹底關斷；而當柵壓自舉電路處于自舉模式時，由于控制開關處于打開狀態，因此Ml的襯底將通過該控制開關與其漏端連通，消除襯偏效應，使得無論輸入信號為多少，開關Ml的導通電阻都保持不變。也就是說，在本實施方式中，僅在開關Ml導通的時候將襯底與源端相連，消除了襯偏效應，降低了開關的導通電阻，同時在開關關斷的時候將襯底接地，以保證充分關斷。除此之外，由于消除了襯偏效應，使得無論輸入信號為多少，開關的導通電阻都能保持不變。另外，值得一提的是，在本實施方式中，作為開關的本文檔來自技高網...

【技術保護點】
一種具有低導通電阻的柵壓自舉開關，包含：作為開關的金屬氧化物半導體MOS晶體管（M1）、與該MOS晶體管（M1）相連的柵壓自舉電路，其特征在于，?所述MOS晶體管（M1）的襯底通過一控制開關與本MOS晶體管（M1）的源端相連。

【技術特征摘要】
1.一種具有低導通電阻的柵壓自舉開關，包含作為開關的金屬氧化物半導體MOS晶體管(Ml)、與該MOS晶體管(Ml)相連的柵壓自舉電路，其特征在于， 所述MOS晶體管(Ml)的襯底通過一控制開關與本MOS晶體管(Ml)的源端相連。2.根據權利要求1所述的具有低導通電阻的柵壓自舉開關，其特征在于， 所述控制開關為MOS晶體管。3.根據權利要求2所述的具有低導通電阻的柵壓自舉開關，其特征在于， 所述控制開關為所述柵壓自舉電路中，漏端與所述作為開關的MOS晶體管的源端和輸入信號相連的MOS晶體管(MlO)； 其中，所述漏端與所述作為開關的MOS晶體管的源端和輸入信號相連的MOS晶體管(MlO)的源端直接連接所述作為開關的MOS晶體管(Ml)的襯底。4.根據權利要求1至3中任一項所述的具有低導通電阻的柵壓自...

【專利技術屬性】
技術研發人員：謝循，方飛，
申請(專利權)人：泰凌微電子上海有限公司，
類型：實用新型
國別省市：