高效LED驅動電路制造技術

本實用新型專利技術提供一種LED驅動電路，其包括：電感L1、二極管D1、電容C1、功率開關、采樣開關、電流采樣電路和電流模控制電路。將電流采樣電路和電流模控制電路設置于第一晶片中，將功率開關和采樣開關設置于第二晶片中。第二晶片采用垂直溝槽柵工藝制造，第一晶片的制造工藝與第二晶片的不同。這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和采樣開關。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

高效LED驅動電路
本技術涉及電路設計領域,特別是涉及一種高效LED(light-emittingDiode)驅動電路。
技術介紹
LED背光驅動電路廣泛應用于各種電子設備中，例如平板電腦和智能手機。而實驗發現在很多便攜電子系統中，LED屏的耗電能占到整個系統耗電的一半或甚至更多。所以提高LED屏的效率，對于節能、減小發熱、延長鋰電池充滿電后的使用時間很有意義。現有技術中，LED背光驅動芯片通常將功率NM0SFET(N型金屬-氧化物-半導體場效應晶體管)與控制電路集成`在同一塊晶片上。其原因在于LED背光驅動電路一般采用升壓電路，而升壓電路多采用脈沖寬度調制(PWM:Pulse Width Modulation)電路結構,此結構在反饋環路控制中存在右半平面零點(RHPZ:Right Half-Plane Zero)，此類零點對反饋環路穩定性影響極壞，其頻域響應的影響是使增益增加20dB/頻程，同時相位減小90度。現有技術中為了實現反饋環路穩定性，通常采用電流模結構，即采樣一部分功率NM0SFET的電流，并注入采樣電流到反饋環路中。為了精確采樣功率NM0SFET的電流，常規技術是采用一個與功率NM0SFET類型、結構和版圖相同但尺寸較小的采樣晶體管，這樣就使得在同一晶片上集成該功率NM0SFET、采樣晶體管及控制電路的方案盛行。圖1是現有技術中的LED驅動電路的一種實現方式，其包括升壓輸出電路和升壓控制電路。所述升壓輸出電路包括依次串聯于輸入電壓VDD和地之間的電感L1、二極管Dl和電容Cl，以及串聯在電感LI和二極管Dl的中間節點和地之間的功率開關麗I (NM0SFET)，所述二極管Dl和電容Cl之間的節點為輸出節點Vout。一串或多串WLED (white light emitting diode)和電流反饋電阻Rs—起串聯在輸出節點Vout和地之間。所述升壓控制電路包括采樣開關麗SI (NM0SFET)、電流采樣電路和電流模控制電路。所述采樣開關MNS I和電流采樣電路共同來采樣所述功率開關MNl上流過的電流并得到所述功率開關MNl的采樣電流。所述電流模控制電路根據功率開關的采樣電流以及電流反饋電阻Rs得到的電流反饋電壓輸出開關控制信號來控制所述功率開關MNl的導通和截止，其中該采樣開關MNSl的導通和截止也由該開關控制信號來控制。在現有技術中，電流采樣電路、采樣開關麗S1、功率開關麗I和電流模控制電路通常集成在同一片晶片上，即虛線框110所包圍的部分。另一方面，該功率開關MNl的導通電阻越大其能量損耗越大(麗I導通時的導通損耗為I2.R，其中I為麗I的導通電流，R為麗I的導通電阻)，這樣導致LED驅動電路的效率較低；同時該功率開關MNl的柵極電容越大，使得LED驅動電路的開關損耗越大(開關損耗為1/2.C.V2.f，其中C為功率開關MNl的柵極電容，V為麗I的柵極電壓擺幅，f為麗I的開關頻率)，也導致LED驅動電路的效率較低。在能將功率開關和控制電路的集成在一起的電路工藝中，目前最先進的技術是采用 BCD(Bipolar CMOS (Complementary Metal Oxide Semiconductor) DM0S)的平面工藝，米用DMOS (Diffused Metal-Oxide Semiconductor)來設計功率開關MNl以期達到較小的導通電阻和柵極電容。但是這樣設計出的功率開關MNl的導通電阻和柵極電容還是較大。因此，有必要提出一種改進的技術方案來解決上述問題。
技術實現思路
本技術的目的之一在于提供一種LED驅動電路，其具有成本低、效率高等優點。為了實現上述目的，根據本技術的一方面，本技術提出一種LED驅動電路，其包括:電感L1、二極管D1、電容Cl、功率開關、采樣開關、電流采樣電路和電流模控制電路。將電流采樣電路和電流模控制電路設置于第一晶片中，將功率開關和采樣開關設置于第二晶片中，第二晶片采用垂直溝槽柵工藝制造，第一晶片的制造工藝與第二晶片的不同。進一步的，電感L1、二極管Dl和電容Cl依次串聯于輸入電壓和地之間，功率開關串聯在電感LI和二極管Dl的中間節點和地之間，所述二極管Dl和電容Cl之間的節點為輸出節點。進一步的，所述采樣開關和電流采樣電路共同來采樣所述功率開關上流過的電流并得到所述功率開關的采樣電流，所述電流模控制電路根據功率開關的采樣電流以及電流反饋電壓輸出開關控制信號來控制所述功率開關和所述采樣開關的導通和截止。進一步的，所述采樣開關和所述功率開關均是NM0SEFT，所述采樣開關的漏極與所述功率開關的漏極相連，構成第二晶片的一個壓焊區，并與電感LI和二極管Dl的中間節點相連；所述采樣開關的柵極與所述功率開關的柵極相連，構成第二晶片的一個壓焊區，并與電流模控制電路的輸出端相連；所述功率開關的源極接地，構成第二晶片的一個壓焊區；所述采樣開關的源極接所述電流采樣電路，構成第二晶片的一個壓焊區。第一晶片與第二晶片封裝在一起。 更進一步的，所述功率開關和所述采樣開關的結構相同。所述功率開關包括N+襯底，形成于N+襯底上方的N-層，形成于N-層上方的P-阱，自P-阱的上表面向下延伸至N-層內的柵極，半圍繞所述柵極以將所述柵極隔離的柵氧層，自P-阱的上表面向下延伸至P-阱內的N+有源區和P+有源區，其中N+有源區形成功率開關的源極，P+有源區形成功率開關的襯體連接端，N+襯底形成功率開關的漏極，P+表示P型重摻雜，P-表示P型輕摻雜，N+表示N型重摻雜，N-表示N型輕摻雜。更進一步的，所述柵極的上表面暴露于所述柵氧層外，所述柵氧層為U形，P+有源區較N+有源區更遠離所述柵極，在所述柵極的兩側都設置有P+有源區和N+有源區，N+有源區和P+有源區相鄰接。更進一步的，所述功率開關的制造過程如下:在低摻雜的原始晶圓底部進行N+注入；經過刻蝕形成的溝槽，氧化產生柵氧層，然后在溝槽淀積多晶硅形成柵極；進行摻雜注入，產生P-阱；進行N+注入，進行P+注入，以形成自P-阱的上表面向下延伸至P-阱內的N+有源區和P+有源區。更進一步的，所述電流采樣電路包括負電壓產生電路、第一 NMOS晶體管和第二NMOS晶體管、運算放大器，所述負電壓產生電路產生一個較比地電位更低的偏置電壓，所述運算放大器的一個輸入端連接所述功率開關的源極，另一個輸入端連接所述采樣開關的源極，輸出端連接第一 NMOS晶體管的柵極和第二 NMOS晶體管的柵極，第一 NMOS晶體管的漏極接所述采樣開關的源極，第一 NMOS晶體管的源極接所述負電壓產生電路產生的偏置電壓，第二 NMOS晶體管的源極接所述負電壓產生電路產生的偏置電壓，第二 NMOS晶體管上流過的電流就是得到的所述功率開關的采樣電流。再進一步的，采樣開關的寬長比等于功率開關的寬長比的1/K，其中K為大于I的自然數。與現有技術相比，本技術中的LED驅動電路，將控制電路設置于一塊晶片中，將功率開關和采樣開關設置于另一塊晶片中，并且將兩個晶片封裝在一起，采樣垂直溝槽柵工藝制造功率開關和采樣開關，這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和米樣開關。附圖說明為了更清楚地說明本技術實施例的技術方案，下面將對實施本文檔來自技高網...

【技術保護點】
一種LED驅動電路，其特征在于，其包括：電感L1、二極管D1、電容C1、功率開關、采樣開關、電流采樣電路和電流模控制電路，將電流采樣電路和電流模控制電路設置于第一晶片中，將功率開關和采樣開關設置于第二晶片中，第二晶片采用垂直溝槽柵工藝制造，第一晶片的制造工藝與第二晶片的不同。

【技術特征摘要】

【專利技術屬性】
技術研發人員：王釗，
申請(專利權)人：無錫中星微電子有限公司，
類型：實用新型
國別省市：