具有改進擊穿電壓的場效應晶體管和形成這種場效應晶體管的方法技術

本文提供了具有改進擊穿電壓的晶體管和形成所述晶體管的方法。在一個實施方案中，形成晶體管的方法包括以下步驟：通過用第一摻雜物類型摻雜半導體形成第一類型半導體來形成漏極（10）和源極（8），所述漏極和所述源極彼此隔開，其中，所述漏極包括具有第一摻雜物濃度且與第二漏極區（204）相鄰的第一漏極區（202），使得所述第二漏極區的至少一部分位于所述第一漏極區和所述源極之間，以及還包括通過摻雜所述半導體形成位于所述漏極和所述源極中間的第二類型半導體來形成中間區（200），所述中間區與所述第二漏極區隔開。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及具有改進的擊穿電壓的晶體管，以及形成這種晶體管的方法。專利技術背景某些電子系統可包括場效應晶體管。場效應晶體管可具有擊穿電壓，諸如源極-漏極擊穿電壓，其可指示可施加于晶體管而不會造成損害的最大電壓。相對較低的擊穿電壓可限制晶體管工作的電壓條件。晶體管需要具有改進的擊穿電壓。此外，需要有形成具有改進擊穿電壓的晶體管的方法。專利技術概要根據本專利技術的第一方面，提供了形成晶體管的方法，該方法包括:通過用第一摻雜物類型摻雜半導體形成第一類型半導體來形成漏極和源極，漏極和源極彼此隔開，其中漏極包括具有第一摻雜物濃度且與第二漏極區相鄰的第一漏極區，使得第二漏極區的至少一部分位于第一漏極區和源極之間；還包括通過摻雜半導體形成位于漏極和源極中間的第二類型半導體來形成中間區，中間區與第二漏極區隔開。在本文描述的某些實施方案中，可相對于傳統晶體管修改晶體管的結構以增大其擊穿電壓。在本文示教的方法的實施方案中，使用用于在集成電路內形成其它晶體管的相同工藝同時形成這種電壓較高的晶體管。因此，高壓晶體管不會導致因使用僅形成高壓晶體管的專用高壓工藝而產生的額外費用。晶體管可以是，例如NMOS、PMOS或任何其它合適的場效應晶體管裝置，且可將其設置為以增強模式或耗盡模式工作。此外，裝置可以是對稱的，使得漏極和源極端子可互換或不對稱，其中該裝置具有優選的漏極區或漏極端子以及優選的源極區或源極端子。晶體管還包括柵極。在某些實施方案中，晶體管在結隔離阱中形成。在其它實施方案中，晶體管使用隔離阱，在隔離阱中絕緣體將硅區域與其它晶體管隔開。根據一些實施方案，將摻雜相對較重的區域形成與限定晶體管的阱相鄰或在限定晶體管的阱的底部形成摻雜相對較重的區域。這可幫助抑制源極、漏極或柵極與在阱下方以及圍繞阱的襯底之間的電勢差，襯底在材料阱內形成耗盡區。根據某些實施方案，至少是漏極(可選擇地，源極)具有由從與金屬導體接觸的區域延伸的摻雜相對較重的材料制成的插頭。這可減少裝置表面附近的電流擁擠。根據本專利技術的第二方面，提供了包括由第一類型半導體形成的漏極區和源極區的場效應晶體管，且其中漏極區包括具有第一摻雜物濃度且與第二漏極區相鄰的第一漏極區，使得第二漏極區的至少一部分位于第一漏極區和源極區之間，且場效應晶體管還包括位于漏極和源極區中間并與第二漏極區隔開的第二類型半導體中間區。根據本專利技術的第三方面，提供了形成晶體管的方法，該方法包括形成具有第一類型摻雜和第一摻雜濃度的阱，在阱內形成源極和漏極，源極和漏極具有與第一類型相反的第二類型摻雜且二者相隔第一距離，以及在阱內的源極和漏極之間形成中間區，該中間區具有第一類型摻雜。中間區具有大于第一摻雜濃度的第二摻雜濃度，且被放置在源極和漏極之間并與漏極相隔第二距離。該方法還包括在中間區上方形成柵電極。附圖簡述現在將通過非限制性實例結合附圖描述本專利技術，其中:附圖說明圖1是根據本專利技術第一實施方案的穿過NMOS場效應晶體管的示意性剖視圖2是在通過作為絕緣體上硅(SOI)工藝的一部分的隔離墻與硅襯底的剩余部分隔離的材料阱內形成的現有技術NMOS裝置的示意性剖視圖，且示出模擬耗盡區邊界位置；圖3示出圖2中所示裝置內的但是經受電壓誘發擊穿的耗盡區；圖4是根據本專利技術實施方案的穿過匪OS場效應晶體管的示意性剖視圖5圖示了根據本專利技術實施方案的晶體管的漏極中的耗盡區邊界和電場梯度密度；圖6示出了根據本專利技術另一個實施方案的晶體管的漏極區，且示意性地圖示了模擬電流密度；圖7示出了根據本專利技術另一個實施方案的晶體管的漏極區，其中在金屬觸點下方設置了具有相對較高摻雜濃度的半導體插頭，該圖示出了由于設置了插頭耗盡區邊界的改變；圖8示出了根據本專利技術實施方案的裝置的一個實例的IDS對VDS特性曲線；圖9在平面圖中示出了根據本專利技術的實施方案的晶體管；圖10是圖示根據本專利技術另一個實施方案的不對稱場效應晶體管的示意性剖視圖11示出了根據本專利技術實施方案的PMOS裝置的一個實例的IDj^VDS特性曲線；圖12是示出本專利技術實施方案的作為柵電壓的函數的漏極/源極電流的閾值電壓曲線圖13示意性地圖示了裝置區域中由于加熱和溝道長度調制而導致的Ids對Vds特征；圖14圖不了現有技術NMOS晶體管；和圖15是根據本專利技術另一個實施方案的晶體管的平面圖。具體實施方式以下某些實施方案的詳細說明呈現對本專利技術具體實施方案的描述。然而，本專利技術可以權利要求限定和覆蓋的多種不同方式來實施。在該描述中，參考了附圖，其中相同的參考數字指示相同或功能上相似的元件。圖14示意性地圖示了現有技術NMOS場效應晶體管(通常以2表示)的結構。NMOS裝置包括在N-型襯底6 (以“η”表示)內形成的以符號P—表示的輕P-摻雜半導體阱4。N-型半導體(在該實例中其代表第一類型半導體)的源極區8和漏極區10在阱區4內形成。每個源極S區和漏極D區分別具 有以η++表示的重摻雜材料接觸區域8a和10a，以便促進與金屬電極12和14形成良好的電連接。除了在金屬電極12和14的區域之外，裝置的表面被氧化物層16覆蓋。氧化物層為晶體管2的表面提供化學保護和環境保護。柵電極18 (通常為多晶硅)在氧化物層16之上形成并在源極區8和漏極區10之間延伸，且如圖14所示與源極區8和漏極區10部分重疊。柵電極18連接至金屬觸點20，使得可對柵極施加控制電壓。通常還在柵極18和半導體阱區4之間形成連接(未示出)，使得阱區4內的材料與柵極處于相同電勢，且常常被描述為形成“背柵極”。在使用中，當相對于源極8將柵極18保持為正電壓時，柵極18附近的p_區域的空穴耗盡，使得剩余材料如同其為N-型材料那樣表現，從而形成在源極和漏極之間延伸的η溝道,從而允許電流流動。本領域的技術人員所熟知，實際上溝道未沿其長度方向均勻地經受電場梯度。事實上，溝道的絕大部分的電壓與源極電壓相似且漏極-源極電勢差的大部分集中在溝道和漏極邊界處的半導體的相對較小的區域。這一觀察在裝置的導電和不導電狀態中均成立。裝置的一個重要參數可以是其擊穿電壓。這指定了裝置可承受而不受損的電壓(在該實例中為漏極-源極電壓Vds)。半導體制造可以是競爭性行業，為了使其產品產量最大化，某些晶體管生產商和制造商具有各種規定晶體管工作電壓和其它特征的標準“工藝”。因此，例如制造設施可提供“40伏”的工藝，該工藝保證通過該工藝制造的晶體管將以40伏的電壓工作。每一個工藝均具有標準的構建塊，其作為該工藝的部分且可用于在晶片上制造，例如數百萬個晶體管。例如，40伏工藝可具有P注入步驟、N注入步驟和EPI (外延)生長步驟，每一個步驟均可具有標準處理時間和摻雜分布。工藝內步驟的標準化可提高制造效率。裝置生產商或硅制造商通常具有可用于制造具有不同擊穿電壓的晶體管的工藝范圍。用于高壓裝置的工藝相對于用于具有較小擊穿電壓的裝置的工藝可具有缺點。例如，高壓裝置工藝相對于低壓工藝可生產漏電流增大、裝置尺寸更大、速度降低或具有其它性能問題的裝置。高壓工藝的性能問題可渲染高壓工藝不適合在某些應用中使用。低壓工藝可生產切換時間更快或信號處理線性改進的晶體管，但是其不能適應較高的擊穿電壓。在某些應用中，諸如在那些包裝速度和密度很重要的應用中，生產商通常將選擇具有最低可接受電壓的工藝。同時有可本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】2010.09.29 US 12/893,7941.一種形成晶體管的方法，所述方法包括: 通過用第一摻雜物類型摻雜半導體形成第一類型半導體來形成漏極和源極，所述漏極和所述源極彼此隔開， 其中，所述漏極包括具有第一摻雜物濃度且與第二漏極區相鄰的第一漏極區，使得所述第二漏極區的至少一部分位于所述第一漏極區和所述源極之間；以及 通過摻雜半導體形成位于所述漏極和所述源極中間的第二類型半導體來形成中間區，所述中間區與所述第二漏極區隔開。2.根據權利要求1所述的方法，其中所述方法還包括在至少所述漏極區下方提供與至少所述漏極區隔開的所述第二類型半導體層。3.根據權利要求1所述的方法，其中所述方法還包括圍繞所述晶體管的外圍提供所述第二類型半導體的另一個區域。4.根據權利要求1所述的方法，其中柵極區被放置于所述漏極和所述源極之間，其中所述方法還包括提供與所述柵極區相鄰或重疊的屏障。5.根據權利要求1所述的方法，其中所述第二漏極區的摻雜濃度低于所述第一漏極區的摻雜濃度。6.根據權利要求5所述的方法，其中在所述第二漏極區內將所述第一漏極區形成為摻雜濃度增大的區域。7.根據權利要求1所述的方法，其中在所述第一漏極區下方以及在所述第二漏極區內提供摻雜濃度大于所述第二漏極區的摻雜濃度的第三漏極區。8.根據權利要求1所述的方法，其中在所述第一和所述第二漏極區下方提供第四漏極區。9.根據權利要求8所述的方法，其中所述第四漏極區與所述第二漏極區重疊且窄于所述第二漏極區，使得所述第二漏極區懸于所述第四漏極區之上。10.根據權利要求1所述的方法，其中在所述第一和所述第二漏極區下方提供N-型區域。11.根據權利要求1所述的方法，其中在所述源極下方提供N-型區域。12.根據權利要求1所述的方法，其中所述晶體管具有第一擊穿電壓，但是所述晶體管是使用通常提供具有第二擊穿電壓的晶體管的工藝制造的，所述第二擊穿電壓小于所述第一擊穿電壓。13.根據權利要求1所述的方法，其還包括調整所述中間區的尺寸和所述中間區與所述第二漏極區之間的間隔的至少一個，使得在所述制造的晶體管中，可將溝道長度調制效應引入所述裝置的漏極-源極電流對漏極-源極電壓傳輸特征中以補償所述裝置內的熱效應。14.根據權利要求1所述的形成晶體管方法，其中所述半導體阱形...

【專利技術屬性】
技術研發人員：E·J·考尼，P·M·達利，J·辛赫，S·惠斯頓，P·M·邁克古尼斯，W·A·拉尼，
申請(專利權)人：美國亞德諾半導體公司，
類型：
國別省市：