電源保護電路制造技術

一種電源保護電路，包括一控制器、一開關電路、一內存控制芯片及一延時電路；當一計算機處于開機模式時，該控制器輸出高電平的控制信號；當計算機處于深度休眠或關機模式時，該控制器輸出低電平的控制信號；當開關電路接收到高電平的控制信號時，該開關電路導通；當該開關電路接收到低電平的控制信號時，該開關電路斷開；該內存控制芯片包括一電源引腳及一使能引腳，當接收到高電平的控制信號時，該延時電路輸出高電平的使能信號；當接收到低電平的控制信號時，該延時電路延時一定的時間之后輸出低電平的使能信號。本發明專利技術電源保護電路通過該開關電路及延時電路避免了該內存控制芯片從深度休眠或關機模式返回開機模式時發生工作錯誤的可能。

【技術實現步驟摘要】

本專利技術涉及一種電源保護電路。
技術介紹
現有的計算機電源都符合高級配置與電源管理接口(Advanced Configurationand Power Management Interface, ACPI)。ACPI 規范定義了 SO S5 六種系統工作模式，其中SO表示系統正常工作；S1表示待機模式(standby)，此狀態下CPU停止工作，其他的芯片及總線設備都處于工作狀態；S2表示電源待機模式(power standby)，此狀態下CPU與總線設備停止工作，其他芯片都處于工作狀態；S3表示淺休眠模式(suspend to RAM)，此狀態下除了內存需要電源來保持資料外，其他的設備、裝置全部停止供電；S4表示深度休眠(suspend to disk)模式,此狀態下系統將所有位于內存中的資料存放到硬盤當中；S5表示關機(shutdown)模式，此狀態下系統的所有設備、裝置全部停止工作。在不同的系統工作模式下，計算機電源輸出的電源類型是不一樣的，如在S3狀態下，計算機電源只輸出Standby電壓，在SO狀態下，計算機電源的所有電壓均正常輸出。計算機運行時都是通過從內存中獲取數據，如果在計算機啟動時無法從內存中獲取數據，則直接導致計算機無法啟動。例如，當計算機從SO狀態到S4或S5狀態時，由于某些原因將導致計算機主板上的內存控制芯片記錄一些錯誤信息，如UVP (UnderstandVoltage Protect)保護,如此則可能導致計算機后續無法正常開機。具體來說,如果內存控制芯片的電源還未關閉，而內存控制芯片由于接收到使能信號后已停止工作，如此將使得內存控制芯片在下次啟動時出現錯誤。
技術實現思路
鑒于以上內容，有必要提供一種對內存控制芯片進行保護的電源保護電路。一種電源保護電路，包括: 一控制器，當一計算機處于開機模式時，輸出高電平的控制信號；當計算機處于深度休眠或關機模式時，輸出低電平的控制信號； 一開關電路，包括一第一電子開關及一第二電子開關，該第一電子開關的第一端用于接收該控制器發出的控制信號，第二端接地，第三端連接于一電源，還連接于該第二電子開關的第一端，該第二電子開關的第二端連接于該電源，當該開關電路接收到高電平的控制信號時，該第一電子開關的第二端與第三端導通，該第二電子開關的第二端與第三端導通；當該開關電路接收到低電平的控制信號時，該第一電子開關及第二電子開關均截止； 一內存控制芯片，包括一通過該開關電路連接至一電源的電源引腳及一使能引腳，當使能引腳接收到高電平時，該內存控制芯片工作；當使能引腳接收到低電平時，該內存控制芯片不工作；以及 一延時電路，包括一延時芯片及一第一電容，該延時芯片的信號輸入引腳用于接收該控制器發出的控制信號，該延時芯片的電壓檢測引腳及電源引腳均與該電源相連，接地引腳接地，該延時芯片的延時引腳通過該第一電容接地，當延時芯片的電壓檢測引腳及信號輸入引腳均為高電平時，其復位輸出引腳經過一段延時時間之后輸出高電平的使能信號至該內存控制芯片的使能引腳。上述電源保護電路通過通過該開關電路有效的保證了該內存控制芯片的電源引腳在開機模式直接與該電源接通；在深度休眠或關機模式下時通過該延時電路的延時作用，使得該內存控制芯片在計算機退出深度休眠或關機模式時保證該內存控制芯片的電源引腳先斷電，如此避免了該內存控制芯片從深度休眠或關機模式返回開機模式時發生工作錯誤的可能。附圖說明圖1是本專利技術電源保護電路的較佳實施方式的電路圖。主要元件符號說明權利要求1.一種電源保護電路，包括: 一控制器，當一計算機處于開機模式時，輸出高電平的控制信號；當計算機處于深度休眠或關機模式時，輸出低電平的控制信號； 一開關電路，包括一第一電子開關及一第二電子開關，該第一電子開關的第一端用于接收該控制器發出的控制信號，第二端接地，第三端連接于一電源，還連接于該第二電子開關的第一端，該第二電子開關的第二端連接于該電源，當該開關電路接收到高電平的控制信號時，該第一電子開關的第二端與第三端導通，該第二電子開關的第二端與第三端導通；當該開關電路接收到低電平的控制信號時，該第一電子開關及第二電子開關均截止； 一內存控制芯片，包括一通過該開關電路連接至一電源的電源引腳及一使能引腳，當使能引腳接收到高電平時，該內存控制芯片工作；當使能引腳接收到低電平時，該內存控制芯片不工作；以及 一延時電路，包括一延時芯片及一第一電容，該延時芯片的信號輸入引腳用于接收該控制器發出的控制信號，該延時芯片的電壓檢測引腳及電源引腳均與該電源相連，接地引腳接地，該延時芯片的延時引腳通過該第一電容接地，當延時芯片的電壓檢測引腳及信號輸入引腳均為高電平時，其復位輸出引腳經過一段延時時間之后輸出高電平的使能信號至該內存控制芯片的使能引腳。2.如權利要求1所述的電源保護電路，其特征在于:該第一電子開關為一N溝道場效應管或一 NPN三極管，當該第一電子開關為N溝道場效應管時，其柵極、源極以及漏極分別對應第一電子開關的第一端、第二端及第三端，當該第一電子開關為一 NPN三極管時，其基極、發射極及集電極分別對應第一電子開關的第一端、第二端及第三端。3.如權利要求1所述的電源保護電路，其特征在于:該第二電子開關為一P溝道場效應管或一 PNP三極管，當該第二電子開關為P溝道場效應管時，其柵極、源極以及漏極分別對應第二電子開關的第一端、第二端及第三端，當該第二電子開關為PNP三極管時，其基極、發射極及集電極分別對應第二電子開關的第一端、第二端及第三端。4.如權利要求1所述的電源保護電路，其特征在于:該開關電路還包括一第一電阻、一第二電阻及一第三電阻，該第一電子開關的第一端通過該第一電阻來接收該控制器發送的控制信號，第三端通過該第二電阻連接于該電源，該第二電子開關的第二端通過該第三電阻連接于該電源。5.如權利要求1所述的電源保護電路，其特征在于:該延時電路還包括一第二電容、一第四電阻及一第五電阻，該第五電阻的一端接地，另一端通過該第四電阻連接于該電源，該第四與第五電阻的節點處連接于該延時芯片的電壓檢測引腳，還通過該第二電容接地。6.如權利要求1所述的電源保護電路，其特征在于:該延時電路還包括一第三電容，該電源通過該第三電容接地。7.如權利要求1所述的電源保護電路，其特征在于:該延時電路還包括一第六電阻，該延時芯片的信號輸入引腳還通過該第六電阻連接于該電源。8.如權利要求1所述的電源保護電路，其特征在于:該延時電路還包括一第七電阻，該延時芯片的復位輸出引腳通過該第七電阻連接于該電源。9.如權利要求1所述的電源保護電路，其特征在于:該控制器為一復雜可編程邏輯器。全文摘要一種電源保護電路，包括一控制器、一開關電路、一內存控制芯片及一延時電路；當一計算機處于開機模式時，該控制器輸出高電平的控制信號；當計算機處于深度休眠或關機模式時，該控制器輸出低電平的控制信號；當開關電路接收到高電平的控制信號時，該開關電路導通；當該開關電路接收到低電平的控制信號時，該開關電路斷開；該內存控制芯片包括一電源引腳及一使能引腳，當接收到高電平的控制信號時，該延時電路輸出高電平的使能信號；當接收到低電平的控制信號時，該延時電路延時一定的時間之后輸出低電平的使能信號。本專利技術電源本文檔來自技高網...

【技術保護點】
一種電源保護電路，包括：一控制器，當一計算機處于開機模式時，輸出高電平的控制信號；當計算機處于深度休眠或關機模式時，輸出低電平的控制信號；一開關電路，包括一第一電子開關及一第二電子開關，該第一電子開關的第一端用于接收該控制器發出的控制信號，第二端接地，第三端連接于一電源，還連接于該第二電子開關的第一端，該第二電子開關的第二端連接于該電源，當該開關電路接收到高電平的控制信號時，該第一電子開關的第二端與第三端導通，該第二電子開關的第二端與第三端導通；當該開關電路接收到低電平的控制信號時，該第一電子開關及第二電子開關均截止；一內存控制芯片，包括一通過該開關電路連接至一電源的電源引腳及一使能引腳，當使能引腳接收到高電平時，該內存控制芯片工作；當使能引腳接收到低電平時，該內存控制芯片不工作；以及一延時電路，包括一延時芯片及一第一電容，該延時芯片的信號輸入引腳用于接收該控制器發出的控制信號，該延時芯片的電壓檢測引腳及電源引腳均與該電源相連，接地引腳接地，該延時芯片的延時引腳通過該第一電容接地，當延時芯片的電壓檢測引腳及信號輸入引腳均為高電平時，其復位輸出引腳經過一段延時時間之后輸出高電平的使能信號至該內存控制芯片的使能引腳。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：葛婷，付迎賓，
申請(專利權)人：鴻富錦精密工業深圳有限公司，鴻海精密工業股份有限公司，
類型：發明
國別省市：