高頻半導體開關制造技術

本發明專利技術旨在提供具有設計時已經考慮了發送端子及接收端子所需的特性的FET的高頻半導體開關。本發明專利技術的高頻半導體開關(10)具有多個場效應晶體管(50)。多個場效應晶體管(50)分別包括：在基板(100)上隔著一定的間隔形成的源極區域(130)及漏極區域(140)；形成在基板(100)上且位于該間隔上的柵極(160)；形成在基板(100)上并連接在源極區域(130)的源極接點(172)；形成于基板(100)上并連接在漏極區域(140)的漏極接點(182)。

【技術實現步驟摘要】

本專利技術涉及高頻半導體開關，尤其涉及用于無線通信設備的高頻半導體開關。
技術介紹
在便攜式電話機或PC等無線通信設備的前端上使用高頻半導體開關。高頻半導體開關包含多個FET (場效應晶體管:Field Effect Transistor)。FET使用于例如時分復用通信方式的發送端子、接收端子，頻分復用通信方式的發送端子、接收端子等各端子上(例如，參考專利文獻I)。使用于各端子的FET自身的結構設計一般是相同的。因此，幾乎沒有端子間特性差異。專利文獻1:日本專利公開公報特開2009-194891號雖然使用于各端子的FET的設計是相同的，但是端子之間所需要的特性是有所不同的。例如，在發送端子及接收端子中所需要的特性是不同的。
技術實現思路
本專利技術是鑒于上述情況做出的，并且其目的是提供一種高頻半導體開關，且其中具有的FET在設計時已經考慮了發送端子及接收端子中所需要的特性。高頻半導體開關具有多個場效應晶體管，并且通過切換向各場效應晶體管的柵極施加的電壓來完成所希望的無線通信。多個場效應晶體管，包括:分別在基板上隔著一定的間隔形成的源極區域和漏極區域，形成在基板上且位于該間隔上的柵極，形成在基板上并連接在源極區域的源極接點(contact)，形成于基板上并連接在漏極區域的漏極接點。多個場效應晶體管中，連接在接收端子側的接收端子側晶體管的源極接點及漏極接點之間的距離Lr，比連接在發送端子側的發送端子側晶體管的源極接點及漏極接點之間的距離Lt長。根據上述高頻半導體開關，在距離Lt短的發送側中，其導通電阻較小。從而，可以得到發送側中所需要的高的插入損耗特性。另一方面，在距離Lr長的接收側中，柵極及接點之間的距離長，并且其之間的串擾較少。從而，可以得到接收側中所需要的高的隔離特性?？梢缘玫剑哂信c發送端子及接收端子所需要的特性相一致的FET的高頻半導體開關。附圖說明圖1是示出高頻半導體開關的簡要電路結構的一個例子的圖。圖2是示出包含在開關中的FET的配線的簡要平面圖。圖3是根據圖2的3-A線及3-B線進行切割的FET的簡要剖面圖。具體實施方式以下，參考附圖對本專利技術的實施方式進行說明。作為參考，在附圖的說明中，對同樣的要素賦予了同樣的標記，并且省略了重復說明。還有，為了便于說明對附圖的尺寸比例進行了放大，因此可能與實際比例不同。并且，在說明中的“形成在 上”的表現方式，不僅包括直接接觸形成的情況，也包括通過其他的物質間接形成的情況。圖1是示出高頻半導體開關的簡要電路結構的一個例子的圖。如圖1所不，聞頻半導體開關10包含4個串聯開關20a 20d。串聯開關20a 串聯開關20d設置在天線端子30和RF端子40a RF端子40d之間。串聯開關20a 串聯開關20d至少包含一個場效應晶體管50 (以下，稱為FET)。包含在相同串聯開關20a 串聯開關20d的多個FET 50，如圖所示可以同時在柵極被施加電壓。因此，每個串聯開關20a 串聯開關20d都能切換向柵極施加的電壓，從而可以控制天線端子30及RF端子40a RF端子40d之間的導通。并且，在FET50中基極上也被施加有電壓。在圖1中圖示的例子中，RF端子40a RF端子40d中，RF端子40a、RF端子40b為發送端子TX，RF端子40c、RF端子40d為接收端子RX。接收/發送端子為例如用于頻分復用通信方式的相互不同頻率的端子，或是用于為了時分復用通信方式在每個指定時間進行切換的端子。例如，隨著串聯開關20a變為導通(ON),其他的串聯開關20c、串聯開關20d變為截止(OFF)，就可以實現900MHz頻率的發送，并且隨著串聯開關20c變為0N，其他的串聯開關20a、串聯開關20b、串聯開關20d變為0FF，就可以實現900MHz頻率的接收。串聯開關20及RF端子40的數量可以根據發送/接收方式或必要的多樣性進行適當的增減。圖2是示出包含在開關中的FET的配線的簡要俯視圖。圖2A示出的是發送端子側開關的FET的配線，圖2B示出的是接收端子側開關的FET的配線。圖3是根據圖2的3-A線及3-B線進行切割的FET的簡要剖面圖。圖3A是發送端子側開關的FET的剖面圖，圖3B是接收端子側開關的FET的剖面圖。圖2A及圖3A示出的是例如在圖1的串聯開關20a中用虛線圈出的FET 50a，圖2B及圖3B示出的是例如在圖1的串聯開關20c中用虛線圈出的FET 50c。如圖2及圖3所示，某個FET 50a、FET50c形成在SOI基板上。在某個導電型(例如P型)硅基板100上形成有氧化硅絕緣膜110。在絕緣膜110上的半導體層120上，形成有與基板不同的導電型(例如N型).源極區域130及漏極區域140。在源極區域130及漏極區域140之間的半導體區域(基極)上，隔著氧化膜150形成有柵極160。源極區域130上形成有源極配線170。源極區域130和源極配線170通過源極接點172被電連接。漏極區域140上形成有漏極配線180。漏極區域140和漏極配線180通過漏極接點182電連接。對圖2及圖3的A和B進行比較。柵極160的寬度相等。但是，A的發送端子側FET 50a的源極接點172及漏極接點182之間的間隔Lt比接收端子側FET 50c的源極接點172及漏極接點182之間的間隔Lr短。在間隔Lt短的發送端子側FET 50a中，由于電流的路徑短，因此信號(電流)流過時的FET內部電阻(導通電阻)小。由導通電阻引起的電壓降也小，因此插入損耗小。另一方面，在間隔Lr長的接收端子側FET 50c中，由于電流路徑變長因此插入損耗大，但是柵極160和源極接點172或漏極接點182之間的距離長。相應于接點172、接點182遠離柵極160，兩者之間的串擾將會減少，結果使隔離特性得到提升。在發送端子中，因為施加的是高功率的信號，因此需要有小的插入損耗(插入損耗特性)。相反地，在接收端子中，因為施加的是比較低功率的信號，因此只要有適當的插入損耗特性即可，并且另一方面會被要求隔離特性?？紤]到這樣的要求，如上所示，對發送端子側FET50a及接收端子側FET 50c的源極接點172/漏極接點182之間的距離進行調整。即，考慮到相對于源極接點172/漏極接點182之間的距離的插入損耗特性和隔離特性的交換(trade-off)關系，在發送端子側FET50a中將距離Lt變小，在接收端子側FET50c中將距離Lr變長。從而，可以在發送端子側FET50a中得到高的插入損耗特性，在接收端子側FET50c中得到高的隔離特性。在上述實施方式中，對使用了兩個發送端子、兩個接收端子即總共四個RF端子40的方式進行了說明。但是發送端子及接收端子的數量不限定于上述實施方式。本專利技術也可以適用在相互不同的端子上。并且，如圖2所示，源極接點172及漏極接點182以墊腳石一樣的形態進行了配置。但是，不限于此。也可以形成沿著源極配線170或漏極配線180延長的接點。符號說明10聞頻半導體開關 20a 20d串聯開關30天線端 子40a 40d RF端子100硅基板110絕緣膜120半導體層130源極區域140漏極區域150氧化膜160柵極170源極配線172源極接點180漏極配線182漏極接點。本文檔來自技高網...

【技術保護點】
一種高頻半導體開關，其特征在于，具有多個場效應晶體管，并且通過切換向各場效應晶體管的柵極施加的電壓來完成所希望的無線通信，多個上述場效應晶體管，包括：分別在基板上隔著一定的間隔形成的源極區域和漏極區域，形成于上述基板上且位于該間隔上的柵極，形成在上述基板上并連接在上述源極區域的源極接點，形成在上述基板上并連接在上述漏極區域的漏極接點，上述多個場效應晶體管中，連接在接收端子側的接收端子側晶體管的源極接點及漏極接點之間的距離(Lr)比連接在發送端子側的發送端子側晶體管的源極接點及漏極接點之間的距離(Lt)長。

【技術特征摘要】
1.一種高頻半導體開關，其特征在于， 具有多個場效應晶體管，并且通過切換向各場效應晶體管的柵極施加的電壓來完成所希望的無線通信， 多個上述場效應晶體管，包括:分別在基板上隔著一定的間隔形成的源極區域和漏極區域，形成于上述基板 上且位于該間隔上的柵極，形成在上述...

【專利技術屬性】
技術研發人員：杉浦毅，
申請(專利權)人：三星電機株式會社，
類型：發明
國別省市：