半導體集成電路制造技術

本發明專利技術提供一種半導體集成電路，包括經由通孔而彼此耦合的多個半導體芯片，其中，多個半導體芯片中的最下層的半導體芯片被配置為產生第一測試脈沖信號并且經由通孔來發送第一測試脈沖信號，多個半導體芯片中的最上層的半導體芯片被配置為在與第一測試脈沖信號大體保持時間差的同時產生第二測試脈沖信號，并且經由通孔來發送第二測試脈沖信號，多個半導體芯片被配置為響應于第一測試脈沖信號和第二測試脈沖信號而產生用于判定通孔是否有缺陷的測試結果信號。

【技術實現步驟摘要】

本專利技術總體而言涉及一種半導體電路，更具體地，涉及一種半導體集成電路。
技術介紹
為了改善集成度，通過層疊多個芯片來制造半導體集成電路。作為其中之一，已經積極地進行對半導體集成電路的通孔(例如，穿通硅通孔(TSV))的研究。根據這種方法，層疊多個芯片并 形成穿通硅通孔，使得所有芯片彼此耦合。在使用穿通硅通孔的半導體集成電路中，在制造過程中可能會產生各種缺陷。即，可能產生諸如以下的缺陷:表示導電材料未填滿穿通硅通孔的空洞、由于芯片彎曲或凸塊材料移動所致的凸塊接觸故障，或在穿通硅通孔中產生的裂痕。當產生這樣的缺陷時，可能不能在芯片之間執行各種信號的傳送或電源的供應，導致半導體集成電路中的嚴重操作錯誤。就此而言，需要根據用于確定這些缺陷的產生的測試以及測試的結果來執行修復操作。在現有技術中，已經使用了一種利用外部裝置來檢查輸出至半導體集成電路外部的測試信號并切斷修復熔絲的方法。然而，由于半導體集成電路包括多個穿通硅通孔，為了測試在通孔中產生的缺陷并修復缺陷，需要利用外部裝置來觀察通孔或儲存一系列數據并使用修復程序等。因此，在根據現有技術的半導體集成電路中，測試時間以及與測試有關的數據增力口，測試效率由于可用通道和測試設備的存儲器的限制而降低，并且額外地需要用于執行修復操作的時間，導致半導體集成電路的制造產率下降。
技術實現思路
本專利技術說明一種可以減少測試時間和修復時間的半導體集成電路。在一個實施例中，一種半導體集成電路包括:經由通孔而彼此耦合的多個半導體芯片，其中，多個半導體芯片中的最下層的半導體芯片被配置為產生第一測試脈沖信號并且經由通孔來發送第一測試脈沖信號，多個半導體芯片中的最上層的半導體芯片被配置為在與第一測試脈沖信號大體保持時間差的同時產生第二測試脈沖信號，并且經由通孔來發送第二測試脈沖信號，多個半導體芯片被配置為響應于第一測試脈沖信號和第二測試脈沖信號而產生用于判定通孔是否有缺陷的測試結果信號。在一個實施例中，一種半導體集成電路包括:經由通孔而彼此耦合的多個半導體芯片，其中，多個半導體芯片中的最下層的半導體芯片被配置為產生第一測試脈沖信號并且經由通孔來發送第一測試脈沖信號，多個半導體芯片中的最上層的半導體芯片被配置為在與第一測試脈沖信號大體保持時間差的同時產生第二測試脈沖信號，并且經由通孔來發送第二測試脈沖信號，多個半導體芯片被配置為響應于第一測試脈沖信號和第二測試脈沖信號而產生用于判定通孔是否有缺陷的測試結果信號，并且響應于測試結果信號來改變與有缺陷的通孔耦合的信號路徑以修復通孔。在根據一個實施例的半導體集成電路中，測試時間和修復時間減少，帶來制造產率的提聞。附圖說明結合附圖來說明特征、方面和實施例，其中:圖1是根據一個實施例的半導體集成電路100的框圖；圖2是說明圖1的測試單元120、220、320的配置的框圖；圖3至圖5是根據一個實施例的半導體集成電路100的測試控制信號的波形圖；圖6是說明圖1的測試單元120、220、320的配置的另一個實例的框圖；圖7是說明圖1的修復單元130的配置的電路圖；以及圖8是說明圖1的發送/接收單元110和210與穿通硅通孔之間的連接關系的圖。具體實施例方式在下文中，將 參照附圖通過各種實施例來詳細說明根據本專利技術的半導體集成電路。首先，根據一個實施例的半導體集成電路被概括為能夠進行自我測試和修復。如圖1所示，可以通過層疊多個芯片即主芯片101、從芯片O (201)以及從芯片I(301)來配置根據一個實施例的半導體集成電路100。主芯片101、從芯片O (201)以及從芯片I (301)可以經由多個穿通硅通孔(TSV)(在下文中稱為通孔)而彼此耦合。多個通孔可以根據其用途而分為正常通孔、修復通孔以及專用通孔。正常通孔可以用于發送正常的操作相關信號，例如命令、數據、地址等。修復通孔可以用于在正常通孔中產生缺陷時替換正常通孔。 專用通孔可以用于傳送包括測試控制信號的單獨的信號。主芯片101可以包括發送/接收單元110、測試單元120、修復單元130和測試控制信號發生單元140。發送/接收單元110可以被配置為執行主芯片101與另一芯片(即，從芯片O(201))之間的信號發送/接收操作。測試單元120可以被配置為通過利用測試控制信號經由發送/接收單元110與其它的芯片通信來執行測試操作。測試操作是為了測試通孔中的缺陷的產生。修復單元130可以被配置為響應于測試的結果來執行修復操作。修復操作可以改變發送/接收單元110的信號發送/接收路徑。測試控制信號發生單元140可以被配置為產生具有預定時序的多個測試控制信號。從芯片O (201)可以包括發送/接收單元210、測試單元220和修復單元230。發送/接收單元210可以被配置為執行從芯片O (201)與其它的芯片(B卩，主芯片101和從芯片I (301))之間的信號發送/接收操作。測試單元220可以被配置為通過利用測試控制信號與發送/接收單元210通信來執行測試操作。測試操作是為了測試通孔中的缺陷的產生。修復單元230可以被配置為響應于由測試單元220執行的測試的結果來執行修復操作。修復操作可以改變發送/接收單元210的信號傳輸路徑。從芯片I (301)可以包括發送/接收單元310、測試單元320和修復單元330。發送/接收單元310可以被配置為執行從芯片I (301)與其它的芯片(B卩，從芯片O(201))之間的信號發送/接收操作。測試單元320可以被 配置為通過利用測試控制信號與發送/接收單元310通信來執行測試操作。測試操作是為了測試通孔中的缺陷的產生。修復單元330可以被配置為響應于由測試單元320執行的測試的結果來執行修復操作。修復操作可以改變發送/接收單元310的信號傳輸路徑。主芯片101、從芯片O (201)和從芯片I (301)的配置將參照附圖來說明。參見圖2，將說明圖1的測試單元120、220和320的配置。此時，圖2說明測試單元120、220和320的整體電路配置中的與一個通孔相對應的部分電路配置。主芯片的測試單元120可以包括與門ANDl、具有觸發器(DFF) 122和123的移位邏輯、脈沖發生器124、驅動器125、以及發送器/接收器(TX/RX) 121。與門ANDl可以被配置為對測試脈沖信號SIG_M和測試控制信號TTSVOS執行與操作，并提供所得信號作為觸發器(DFF) 122和123的時鐘信號。觸發器(DFF) 122和123響應于復位信號RST而初始化。移位邏輯(B卩，觸發器(DFF) 122和123)可以被配置為響應于與門ANDl的輸出而順序地將邏輯高信號(即，電源電壓VDD的電平)移位并產生測試結果信號SELT_M。S卩，當可以產生兩次測試脈沖信號SIG_M時，觸發器(DFF) 122和123激活測試結果信號SELT_M。脈沖發生器124可以被配置為響應于測試控制信號TTSV0S_P1而產生脈沖。驅動器125可以被配置為響應于測試控制信號TTSV0S_P1而驅動脈沖發生器124的輸出，并產生測試脈沖信號SIG_M。發送器/接收器121可以被配置為經由在測試控制信號TTSV0S_P1的激活持續時間期間被激活的其自身的發送功能而向通孔502發送從驅動器125輸出的測試脈沖信號S本文檔來自技高網...

【技術保護點】
一種半導體集成電路，包括：經由通孔而彼此耦合的多個半導體芯片，其中，所述多個半導體芯片中的最下層的半導體芯片被配置為產生第一測試脈沖信號，并且經由所述通孔來發送所述第一測試脈沖信號，所述多個半導體芯片中的最上層的半導體芯片被配置為在與所述第一測試脈沖信號大體保持時間差的同時產生第二測試脈沖信號，并且經由所述通孔來發送所述第二測試脈沖信號，以及所述多個半導體芯片被配置為響應于所述第一測試脈沖信號和所述第二測試脈沖信號而產生用于判定所述通孔是否有缺陷的測試結果信號。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：丘泳埈，
申請(專利權)人：愛思開海力士有限公司，
類型：發明
國別省市：