一種冗余結構靜態隨機存儲單元制造技術

本發明專利技術公開一種冗余結構靜態隨機存儲單元，包括：第一至第四上拉管、第一至第四下拉管、第一至第四負載管，以及第一至第四門管。本發明專利技術在傳統的SRAM結構基礎上，在下拉管漏極與上拉管漏極之間增加負載管，由于負載管的閾值在-VDDI/2-0v范圍內變化，則在無軟錯誤的情況下，負載管一直為導通狀態,保持存儲信息；在有軟錯誤的情況下，本結構存在的負載管與冗余結構的反饋機制，可恢復存儲信息。本發明專利技術具有抗軟錯誤能力強、穩定性高、低功耗且與商用邏輯工藝兼容的優點。

【技術實現步驟摘要】

【技術保護點】
一種冗余結構靜態隨機存儲單元，其特征在于，包括：第一門管NG1a、第二門管NG1b、第三門管NG2a、第四門管NG2b、第一下拉管N1a、第二下拉管N1b、第三下拉管N2a、第四下拉管N2b、第一上拉管P1a、第二上拉管P1b、第三上拉管P2a、第四上拉管P2b、第一負載管ND1a、第二負載管ND1b、第三負載管ND2a以及第四負載管ND2b，其中：第一門管NG1a、第二門管NG1b柵極受字線WL控制，漏極與位線BL相連，第一門管NG1a源極與第一下拉管N1a漏極相連，第二門管NG1b源極與第二下拉管N1b漏極相連；第三門管NG2a、第四門管NG2b柵極受字線WL控制，漏極與互補位線BLn相連，第三門管NG2a管源極與第三下拉管N2a漏極相連，第四門管NG2b管源極與第四下拉管N2b漏極相連；第一下拉管N1a、第二下拉管N1b柵極分別與第一上拉管P1a、第二上拉管P1b柵極相連，第一下拉管N1a漏極與第三下拉管N2a柵極相連，第二下拉管N1b漏極與第四下拉管N2b柵極相連，源極與動態電壓VSSI相連；第三下拉管N2a、第四下拉管N2b柵極分別與第三上拉管P2a、第四上拉管P2b柵極相連，第三下拉管N2a漏極與第一下拉管N1a柵極相連，第四下拉管N2b漏極與第二下拉管N1b柵極相連，源極與動態電壓VSSI相連；第一上拉管P1a、第二上拉管P1b柵極分別與下第一下拉管N1a、第二下拉管N1b柵極相連，第一上拉管P1a漏極與第一負載管ND1a漏極相連，第二上拉管P1b漏極與負載管第二負載管ND1b漏極相連，源極受動態電壓VDDI控制；第三上拉管P2a、第四上拉管P2b柵極分別與第三下拉管N2a、第四下拉管N2b柵極相連，第三上拉管P2a漏極與第三負載管ND2a漏極相連，第四上拉管P2b漏極與第四負載管ND2b漏極相連，源極受動態電壓VDDI控制；第一負載管ND1a柵極與第二門管NG1b源極相連，源極與第一下拉管N1a漏極、第三下拉管N2a柵極相連，漏極與第一上拉管P1a漏極相連；第二負載管ND1b柵極與第一門管NG1a源極相連，源極與第二下拉管N1b漏極、第四下拉管N2b柵極相連，漏極與第二上拉管P1b漏極相連；第三負載管ND2a柵極與第四門管NG2b源極相連，源極與第三下拉管N2a漏極、第一下拉管N1a柵極相連，漏極與第三上拉管P2a漏極相連；第四負載管ND2b柵極與第三門管NG2a源極相連，源極與第四下拉管N2b漏極、第 二下拉管N1b柵極相連，漏極與第四上拉管P2b漏極相連。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：潘立陽，劉雪梅，伍冬，陳虹，麥宋平，
申請(專利權)人：清華大學，清華大學深圳研究生院，
類型：發明
國別省市：