邊緣圓化的場(chǎng)效應(yīng)晶體管及制造方法技術(shù)

本發(fā)明專利技術(shù)的實(shí)施例是直接涉及場(chǎng)效應(yīng)晶體管的柵極側(cè)壁工程。該技術(shù)包含區(qū)塊介電區(qū)的形成及其表面的氮化。在該區(qū)塊介電區(qū)的氮化后，在其上形成柵極區(qū)且氧化該柵極區(qū)的側(cè)壁以圓化柵極尖角及減少在該柵極角的電場(chǎng)。

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國(guó)外來華專利技術(shù)】邊緣圓化的場(chǎng)效應(yīng)晶體管及制造方法
技術(shù)介紹
數(shù)據(jù)存儲(chǔ)器件是多種電子器件(諸如計(jì)算機(jī)、智能手機(jī)、數(shù)字內(nèi)容播放器(如，MP3播放器)、游戲機(jī)、控制系統(tǒng)等)中的重要部分。許多電子器件包含非揮發(fā)固態(tài)存儲(chǔ)器器件，諸如快閃存儲(chǔ)器(flashmemory)。一種常見的快閃存儲(chǔ)器器件類型是電荷捕獲(chargetrapping，CT)與非(NAND)集成電路(IC)。圖1顯示例示性CT-與非系快閃存儲(chǔ)器IC。快閃存儲(chǔ)器IC100包含制造在單塊半導(dǎo)體襯底上的CT-與非存儲(chǔ)器單元陣列110、控制電路120、列譯碼器(columndecoder)130、行譯碼器(rowdecoder)140、輸入/輸出(I/0)緩沖器150等。根據(jù)多種由快閃存儲(chǔ)器IC100內(nèi)部及/或從快閃存儲(chǔ)器IC100輸出所接收的控制信號(hào)180，在存儲(chǔ)器單元陣列110中的地址170、175操作控制電路120、列譯碼器130、行譯碼器140、I/O緩沖器150等以讀及寫數(shù)據(jù)160。快閃存儲(chǔ)器IC100的電路是本
中現(xiàn)有的，因此那些快閃存儲(chǔ)器IC100中不特別于本專利技術(shù)實(shí)施例的態(tài)樣將不會(huì)被進(jìn)一步討論。現(xiàn)在參考圖2，顯示例示性存儲(chǔ)器單元陣列。CT-與非存儲(chǔ)器單元陣列110包含多個(gè)CT場(chǎng)效應(yīng)晶體管(FET)210、多個(gè)漏極選擇柵220、多個(gè)源極選擇柵230、多個(gè)位線(bitline)240、多個(gè)字線250、多個(gè)漏極選擇信號(hào)線260及多個(gè)源極選擇信號(hào)線270。陣列110的各個(gè)列包含漏極選擇柵220、多個(gè)CT-FET210及在相對(duì)的位線240及接地電位(groundpotential)280之間串聯(lián)連接源極至漏極的源極選擇柵230。各個(gè)多個(gè)CT-FET210的柵極在陣列110的各個(gè)行中耦接至對(duì)應(yīng)字線250。各個(gè)漏極選擇柵220的柵極連接至對(duì)應(yīng)的漏極選擇信號(hào)線260。各個(gè)源極選擇柵230的柵極連接至對(duì)應(yīng)漏極選擇信號(hào)線270。在一個(gè)實(shí)例中，CT-FET可為硅-氧化物-氮化物-氧化物-硅(SONOS)FET等。CT-與非存儲(chǔ)器單元陣列110是本
中現(xiàn)有的，因此那些CT-與非存儲(chǔ)器單元陣列110中不特別于本專利技術(shù)實(shí)施例的態(tài)樣將不會(huì)被進(jìn)一步討論。在CT-與非存儲(chǔ)器單元陣列110中給定的存儲(chǔ)器單元是由注入(inject)電荷至橫跨CT-FET210的穿隧介電層的電荷捕獲層(chargetrappinglayer)而編程(program)。給定存儲(chǔ)器單元借由移除橫跨穿隧介電層的電荷捕獲層的電荷而擦除(erase)。在一個(gè)實(shí)例中，使用富爾-諾罕(Fowler-Nordheim，F(xiàn)-N)隧道將CT-FET210編程及擦除。編程及擦除CT-FET存儲(chǔ)器單元210的工藝傷害了穿隧介電層，而導(dǎo)致可表現(xiàn)在快閃存儲(chǔ)器IC100上的有限次數(shù)的編程-擦除循環(huán)。因此，CT-FET存儲(chǔ)器單元210等仍有需要改善。
技術(shù)實(shí)現(xiàn)思路
參考下列用于說明直接涉及場(chǎng)效應(yīng)晶體管柵極工程的本專利技術(shù)的實(shí)施例的說明及附圖可良好地知道本專利技術(shù)。于一個(gè)實(shí)施例中，一種制造方法包含在襯底上形成穿隧介電區(qū)(tunnelingdielectricregion)。在穿隧介電區(qū)上形成電荷捕獲區(qū)。在電荷捕獲區(qū)上形成區(qū)塊介電區(qū)(blockingdielectricregion)。氮化區(qū)塊介電區(qū)的表面且之后在被氮化的區(qū)塊介電區(qū)的表面上形成柵極區(qū)。之后氧化柵極區(qū)，其中，圓化柵極區(qū)的邊緣且借由被氮化的區(qū)塊介電區(qū)而抑制區(qū)塊介電區(qū)侵蝕進(jìn)該柵極區(qū)。附圖說明本專利技術(shù)的實(shí)施例由范例圖示說明，且不因此而受限，隨附的附圖及相似的符號(hào)代表相似的組件，其中：圖1顯示根據(jù)傳統(tǒng)技術(shù)的例示性CT-與非系快閃存儲(chǔ)器IC的方塊圖；圖2顯示根據(jù)傳統(tǒng)技術(shù)的例示性存儲(chǔ)器單元陣列的方塊圖；圖3顯示根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的存儲(chǔ)器單元陣列結(jié)構(gòu)的方塊圖；圖4顯示根據(jù)本專利技術(shù)的實(shí)施例的CT-FET的放大剖面圖的方塊圖；圖5A及圖5B顯示根據(jù)傳統(tǒng)技術(shù)的CT-FET的方塊圖；圖6A及圖6B顯示根據(jù)本專利技術(shù)一個(gè)實(shí)施例的制造存儲(chǔ)器單元陣列的方法的流程圖；以及圖7A至圖7E顯示根據(jù)本專利技術(shù)一個(gè)實(shí)施例的制造存儲(chǔ)器單元陣列的方塊圖。具體實(shí)施方式以下為參照隨附圖式說明的范例詳述合乎本專利技術(shù)的實(shí)施例。然而本專利技術(shù)將以下述實(shí)施例而說明，將了解本專利技術(shù)不以下列實(shí)施例為限。相反地，本專利技術(shù)想要包含于借由隨附的權(quán)利要求所定義的本專利技術(shù)的取代、修改及等效的范疇。而且，于本專利技術(shù)下列的詳述說明中，說明多數(shù)具體細(xì)節(jié)用以了解本專利技術(shù)。然而，應(yīng)了解本專利技術(shù)無需具體細(xì)節(jié)也可實(shí)行。換句話說，未詳述揭露現(xiàn)有的方法、程序、組件及電路以免模糊本專利技術(shù)的態(tài)樣。于本申請(qǐng)中，「分離性(disjunctive)」的使用想要包含「結(jié)合性(conjunctive)」。「定冠詞」或「不定冠詞」的使用不想要指基數(shù)(cardinality)。具體而言，參考「該」物或「一」物想要標(biāo)示多個(gè)所述可能的物中的一者。參考圖3，其顯示根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的存儲(chǔ)器單元陣列結(jié)構(gòu)。于一實(shí)例中，存儲(chǔ)器單元陣列可為CT-與非存儲(chǔ)器單元陣列110。然而，所欲為本專利技術(shù)的實(shí)施例可應(yīng)用至任何場(chǎng)效應(yīng)晶體管器件。于一實(shí)例中，各個(gè)CT-FET的列可由淺溝槽隔(STI)區(qū)305隔開。各個(gè)CT-FET可包含漏極區(qū)310、源極區(qū)315、信道區(qū)320、穿隧介電區(qū)325(也通常意指底介電區(qū))、電荷捕獲區(qū)330、區(qū)塊介電區(qū)335(也通常意指頂介電區(qū))及柵極區(qū)340。源極及漏極區(qū)310、315可為襯底345中具有第一類型雜質(zhì)重?fù)诫s濃度的半導(dǎo)體區(qū)。于一實(shí)例中，源極及漏極區(qū)310、315可為以磷或砷重?fù)诫s的硅。信道區(qū)320可為置(dispose)在橫向源極及漏極區(qū)310、315之間，于襯底345中具有第二類型雜質(zhì)適當(dāng)摻雜濃度的半導(dǎo)體區(qū)。于一實(shí)例中，信道區(qū)320可為適當(dāng)經(jīng)硼摻雜的硅。穿隧介電區(qū)325可為置在信道區(qū)320及源極及漏極區(qū)310、315鄰接部分上方的介電層。于一實(shí)例中，穿隧介電區(qū)325可為硅氧化物、氧氮化物、硅氧氮化物等層。電荷捕獲區(qū)330可為置在穿隧介電區(qū)325及區(qū)塊介電區(qū)335之間的介電層、半導(dǎo)體層等層。于一實(shí)例中，電荷捕獲區(qū)330可為氮化物、富硅氮化物(silicon-rich-nitride)等層。區(qū)塊介電區(qū)335可為置在電荷捕獲區(qū)330及柵極區(qū)340之間的介電層。于一實(shí)例中，區(qū)塊介電區(qū)335可為硅氧化物、氧氮化物、硅氧氮化物等層。柵極區(qū)340可為半導(dǎo)體或置在相對(duì)于電荷捕獲區(qū)330的區(qū)塊介電區(qū)335上的導(dǎo)電層。于一實(shí)例中，柵極區(qū)340可為具有第一類型雜質(zhì)重?fù)诫s濃度的多晶硅層。區(qū)塊介電區(qū)335的表面在柵極區(qū)340形成前被氮化。區(qū)塊介電區(qū)335的表面的氮化物抑制在區(qū)塊介電區(qū)335接口氧化侵蝕入柵極區(qū)340。因此，當(dāng)柵極邊緣在下列氧化步驟圓化時(shí)，區(qū)塊介電335的厚度在柵極區(qū)340在中心及邊緣為實(shí)質(zhì)相同。現(xiàn)在參考圖4，顯示根據(jù)本專利技術(shù)的實(shí)施例的CT-FET的放大剖面圖。區(qū)塊介電區(qū)335的氮化物410減少氧化侵蝕至柵極區(qū)340。減少的侵蝕導(dǎo)致在邊緣的區(qū)塊介電厚度420是實(shí)質(zhì)與在柵極區(qū)340中心的有效介電厚度425相同，其增加了編程-擦除容受力(endurance)。相比之下，圖5A顯示根據(jù)傳統(tǒng)技術(shù)的柵極區(qū)340不具有明顯圓化的邊緣510的CT-FET。當(dāng)CT-FET的柵極區(qū)340不具有任何明顯圓化的邊緣510，擦除本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
【國(guó)外來華專利技術(shù)】2010.12.20 US 12/973,7561.一種制造存儲(chǔ)器器件的方法，其特征在于，包括：通過沉積氮化物層、在該氮化物層上形成犧牲氧化物層、回蝕刻該犧牲氧化物層和部分的該氮化物層以及氧化該氮化物層的剩余部分形成氧氮化物或硅氧氮化物層，來形成電荷捕獲區(qū)和在該電荷捕獲區(qū)上的區(qū)塊介電區(qū)；氮化該區(qū)塊介電區(qū)的表面；在該被氮化區(qū)塊介電區(qū)上形成柵極區(qū)；以及氧化該柵極區(qū)的側(cè)壁。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，該氮化物層包括富硅氮化物層。3.根據(jù)權(quán)利要求1所述的方法，其特征在于，氮化該區(qū)塊介電區(qū)的表面包括在爐退火中將該區(qū)塊介電區(qū)的表面曝露于氮。4.根據(jù)權(quán)利要求1所述的方法，其特征在于，借由該區(qū)塊介電區(qū)的氮化而抑制該柵極區(qū)的邊緣侵蝕。5.根據(jù)權(quán)利要求1所述的方法，其特征在于，借由氧化物植入該柵極區(qū)的該側(cè)壁而抑制該柵極區(qū)的邊緣侵蝕。6.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括：在襯底上形成穿隧介電區(qū)；在該穿隧介電區(qū)上形成該電荷捕獲區(qū)；以及沿著該柵極區(qū)氧化該電荷捕獲區(qū)。7.一種集成電路存儲(chǔ)器單元，其特征在于，包括：漏極區(qū)；源極區(qū)；信道區(qū)，其置在該源極區(qū)及漏極區(qū)之間；穿隧...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：S·房，TS·陳，
申請(qǐng)(專利權(quán))人：斯班遜有限公司，
類型：
國(guó)別省市：