陣列基板行驅動電路制造技術

本實用新型專利技術提供一種陣列基板行驅動電路，該驅動電路包括數個陣列基板行驅動單元，該陣列基板行驅動電路的第n級陣列基板行驅動單元具有第n-2級信號輸入端（21）、第n+2級信號輸入端（22）、時鐘信號第一輸入端（23）、時鐘信號第二輸入端（24）、第一低電平輸入端（25）、第二低電平輸入端（26）、第一輸出端（27）及第二輸出端（28），第n級陣列基板行驅動單元還包括：上拉驅動單元（32）、上拉單元（34）、及第一至第三下拉單元（36、37、38）。本實用新型專利技術通過增加一第二低電平信號，利用第二低電平拉低第一輸出端的薄膜晶體管的柵極和源極之間的電壓差Vgs，使得該薄膜晶體管的漏電流較小，控制精確。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】

【技術保護點】
一種陣列基板行驅動電路，其特征在于，包括級聯的多級陣列基板行驅動單元，其中，所述陣列基板行驅動電路的第n級陣列基板行驅動單元具有第n?2級信號輸入端（21）、第n+2級信號輸入端（22）、時鐘信號第一輸入端（23）、時鐘信號第二輸入端（24）、第一低電平輸入端（25）、第二低電平輸入端（26）、第一輸出端（27）及第二輸出端（28），其中，所述第n級陣列基板行驅動單元的第一輸出端（27）用于驅動陣列基板的有源區；當所述第n級陣列基板行驅動單元為第三級至倒數第一級陣列基板行驅動單元中任一陣列基板行驅動單元時，所述第n級陣列基板行驅動單元的第n?2級信號輸入端（21）電性連接至第n?2級陣列基板行驅動單元的第二輸出端（28）；當所述第n級陣列基板行驅動單元為第一級或第二級陣列基板驅動單元時，所述第n?2級信號輸入端（21）用于輸入一脈沖激活信號；當所述第n級陣列基板行驅動單元為第一級至倒數第三級陣列基板行驅動單元中任一陣列基板行驅動單元時，所述第n級陣列基板行驅動單元的第二輸出端（28）電性連接至第n+2級陣列基板行驅動單元的第n?2級信號輸入端（21），所述第n級陣列基板行驅動單元的第n+2級信號輸入端（22）電性連接至第n+2級陣列基板行驅動單元的第一輸出端（27）；當所述第n級陣列基板行驅動單元為倒數第一級或倒數第二級陣列基板行驅動單元時，所述第n級陣列基板行驅動單元的第二輸出端（28）懸空，所述第n+2級信號輸入端（22）用于輸入一脈沖激活信號；所述第一低電平輸入端（25）用于輸入第一低電平，所述第二低電平輸入端（26）用于輸入第二低電平，且所述第二低電平小于第一低電平；所述陣列基板行驅動電路的第n級陣列基板行驅動單元還包括：上拉驅動單元（32），與第n?2級信號輸入端（21）電性連接；上拉單元（34），分別與上拉驅動單元（32）、時鐘信號第一輸入端（23）、第一輸出端（27）及第二輸出端（28）電性連接；第一下拉單元（36），分別與時鐘信號第一輸入端（23）、第一低電平輸入端（25）、第二低電平輸入端（26）、上拉驅動單元（32）及上拉單元（34）電性連接；第二下拉單元（37），分別與時鐘信號第二輸入端（24）、第一低電平輸入 端（25）、第二低電平輸入端（26）、第一下拉單元（36）、上拉驅動單元（32）及上拉單元（34）電性連接；第三下拉單元（38），分別與第n+2級信號輸入端（22）、第一低電平輸入端（25）、上拉驅動單元（32）、上拉單元（34）、第一下拉單元（36）、第二下拉單元（37）及第一輸出端（27）電性連接。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：曾麗媚，林師勤，
申請(專利權)人：深圳市華星光電技術有限公司，
類型：實用新型
國別省市：