填充微電子器件中的孔的方法技術

一種用于金屬化半導體集成電路裝置中的硅通孔結構的方法，所述方法包括：在填充周期期間，使電路的極性反向一時間間隔以在所述金屬化襯底上產生陽極電勢以及使整平劑從所述孔內的銅表面脫附，然后通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構。

【技術實現步驟摘要】
【國外來華專利技術】填充微電子器件中的孔的方法
本專利技術涉及在制造微電子器件中形成導電路徑，尤其涉及一種用于填充孔、尤其是相對深和/或具有相對小的入口尺寸的孔的方法。
技術介紹
本專利技術的應用為形成集成電路芯片的所謂的“硅通孔”互連。對具有高電路速度和高電路密度的半導體集成電路（IC）器件（例如計算機芯片）的需求要求超大規模集成（ULSI）結構和甚大規模集成（VLSI）結構中的特征尺寸縮小。器件尺寸減小和電路密度增大的趨勢要求減小互連結構的尺寸且增大其密度。互連結構為在介電襯底中形成的結構，例如，孔或溝槽，該結構接著被填充金屬（通常為銅）以產生導電互連結構。銅的導電性比除銀之外的任何金屬都好，由于銅金屬化允許更小的結構且使用較少的能量以通電，故銅是優選的金屬。在大馬士革工藝中，半導體IC器件的互連結構使用電解銅沉積進行金屬化。圖案化的半導體集成電路器件襯底（例如，器件晶片或晶粒）可包括小的互連結構和大的互連結構。通常，晶片具有建立于硅襯底中的多個集成電路層，例如，處理器、可編程器件、存儲器等。集成電路（IC）器件被制造成包括形成互連結構的層之間的電連接的小直徑孔和亞微米尺寸的溝槽。這些結構具有大約150納米或更小的尺寸，例如約90納米、65納米或甚至45納米。已經開發出足以對小尺寸孔結構和溝槽結構進行銅金屬化的化學鍍，且其應用于銅大馬士革方法中。銅大馬士革金屬化依賴于超級填充添加劑，即，在本領域中被稱為加速劑、整平劑和抑制劑的添加劑的組合。這些添加劑相互協調地作用，使得能夠完美地將銅填充到互連結構中（經常稱作“超級填充”或“自下而上”生長）。例如，參見Too等的美國專利No.6,776,893、Paneccasio等的美國專利US7,303,992和Commander等的美國專利No.7,316,772，這些專利的內容全部并入文中。依賴于超級填充添加劑的當前可利用的電解銅沉積系統可以在短至20秒、10秒或更少的時間內、以高達6A/dm2的電流密度填充小尺寸的結構。在另一形式中，晶片可被構造成包括一個或多個非常深的孔。這種類型的孔構造在本領域中被稱為“硅通孔”（TSV）。在一些器件中，硅通孔允許在三維晶片疊層體中彼此粘合的兩個或更多個晶片之間的電互連。在形成后，3D晶片疊層體可被切成層疊的晶粒（“芯片”），每一層疊芯片具有集成電路的多個層級（“層”）。根據孔在何處和何時形成，孔可被表征為“前孔-前道工藝（FEOL）前”或“前孔-后道工藝（BEOL）后”。在這兩種情況下，在晶片/晶粒附接或粘合之前制作孔。TSV的第三類型為后孔，其指在晶片/晶粒附接或粘合之后構造孔。硅通孔為三維集成電路的關鍵部件，且它們可存在于射頻（RF）器件、微機電系統（MEM）、CMOS圖像傳感器、Flash元件、動態隨機存取存儲器（DRAM）、靜態隨機存取存儲器（SRAM）、模擬器件和邏輯器件中。TSV的深度取決于孔的類型（前孔或后孔）及應用。孔深度可從約20微米變化到約500微米，通常在約50微米和約250微米之間、或在約25微米和約200微米之間，例如在約50微米和約125微米之間。在TSV中的孔開口的入口尺寸（例如直徑）在大約200納米至約200微米之間，例如在約1微米和約75微米之間，例如在約2微米和約20微米之間。在某些高度密集的集成電路芯片組件中，孔的入口尺寸優選地小或必然小，例如在2微米至20微米的范圍內。本專利技術的方法所適用于的示例性孔將包括5μ寬×40μ深、5μ寬×50μ深、6μ寬×60μ深、和8μ寬×100μ深。因此，可以看出本專利技術的方法適于填充高寬比>3:1、通常大于4:1、有利地在約3:1和約100:1之間或者在3:1和50:1之間、更通常在約4:1和約20:1之間、更通常在約5:1和約15:1之間的孔。然而，應該理解，該方法對于填充具有明顯較低的高寬比（例如3:1、2:1、1:1、0.5:1或甚至0.25:1或者更低）的孔也是極其有效的。因此，盡管新方法在高的高寬比方面提供了具體的優勢，但本專利技術對于填充較低高寬比的孔的應用完全在本專利技術的構思范圍內。在填充深孔、尤其是具有相對小的入口尺寸的深孔中，發現在整個填充過程中難于維持令人滿意的沉積速率。當填充程度超過50%時，沉積速率通常下降，并且該速率隨著填充的程度持續下降。因此覆蓋層（overburden）可變得較厚。此外，由于在下文中所討論的整平劑被吸附在側壁和底部的銅表面上，沉積物中的雜質含量也可趨于增大。深孔還易于受到縫和孔隙的形成的影響，在入口尺寸小且高寬比高的情況下這種趨勢也可加重。本領域中已知使用脈沖電流，其通常包括反向脈沖，其中，在沉積循環的部分期間，電沉積襯底成為陽極。例如，如在US6,793,795中所描述的，反向脈沖電流有利于允許在電鍍過程中使用不溶的、尺寸穩定的陽極，而不存在由于陽極表面上的氧氣釋放引起的陽極極化。反向脈沖、間歇時期以及來自本體電鍍溶液的銅離子的質量傳遞有助于補償臨近金屬化表面的邊界層中的銅離子濃度，從而避免或者補救陰極極化以及確保銅沉積優先于不想要的陰極反應（例如氫氣產生和燃燒）進行。
技術實現思路
簡而言之，本專利技術旨在一種用于金屬化半導體集成電路裝置中的硅通孔結構的方法。該裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁和底部。側壁、底部和所述表面上具有用于銅沉積的金屬化襯底。孔結構具有在1微米和25微米之間的入口尺寸、在50微米和300微米之間的深度尺寸、以及大于約2:1的高寬比。金屬化襯底包括種子層且提供用于在其上電解沉積銅的陰極。在該方法中，金屬化襯底與電解銅沉積組合物接觸。沉積組合物包括：銅離子源，選自無機酸、有機磺酸及其混合物的酸組分，加速劑，抑制劑，整平劑和氯離子。建立電沉積電路，其包括陽極、電解組合物、上述陰極和電源。在孔填充周期期間在陽極和陰極之間施加電勢以產生陰極電沉積電流，該陰極電沉積電流使銅離子在陰極處還原，從而將銅鍍到在孔的底部和側壁處的金屬化襯底上，孔優先在底部和下側壁上進行電鍍以從底部開始利用銅填充孔。在填充周期期間，電路的極性反向一時間間隔以在金屬化襯底上產生陽極電勢以及使整平劑從孔內的銅表面脫附。通過將孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構。本專利技術還旨在這樣一種方法，其中，至少一個陽極電勢間隔持續至所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少約3×10-4庫侖/cm2的程度。本專利技術還旨在這樣一種方法，其中，填充周期包括多個法拉第材料（faradaicallymaterial）陽極電勢間隔，在每一法拉第材料陽極電勢間隔中，在所述金屬化襯底的總電極區域上總計的平均陽極電荷轉移為至少約3×10-4庫侖/cm2，且其中，在連續的法拉第材料陽極電勢間隔中，在所述金屬化襯底的所述總表面區域上總計的平均凈正向電流（陰極的）電荷轉移至少約1×10-2庫侖/cm2。在另一實施方式中，本專利技術旨在這樣的方法，其中，在填充周期內在銅沉積期間在電路中的累積電荷轉移與在全部陽極電勢間隔的總和期間的累積電荷轉移的比值至少約50:1，并且至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少約5×10-5庫侖/cm2的程度。附圖說明在下文中，其它特征將部分本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】2011.01.26 US 61/436,5691.一種用于金屬化半導體集成電路裝置中的硅通孔結構的方法，所述裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁以及底部，所述側壁、所述底部和所述表面上具有用于銅沉積的金屬化襯底，所述金屬化襯底包含種子層，所述方法包括：使所述金屬化襯底與電解銅沉積組合物接觸，其中，所述硅通孔結構具有1微米和25微米之間的入口尺寸、50微米和300微米之間的深度尺寸、以及大于2:1的高寬比，所述金屬化襯底提供用于在其上電解沉積銅的陰極，所述沉積組合物包括：銅離子源；酸組分，該酸組分選自無機酸、有機磺酸及其混合物；加速劑；抑制劑；整平劑；和氯離子；建立包括陽極、所述電解銅沉積組合物、所述陰極和電源的電沉積電路；在孔填充周期期間在所述陽極和所述陰極之間施加電勢以產生陰極電沉積電流，所述陰極電沉積電流導致在所述陰極處還原銅離子，從而將銅鍍至位于所述孔的底部和側壁處的所述襯底上，所述孔優先在所述底部和下側壁上電鍍以從底部開始利用銅填充所述孔；在所述填充周期期間，使電路的極性反向一時間間隔，以在所述金屬化襯底上產生陽極電勢并使整平劑從所述孔內的銅表面上脫附；通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構；其中，所述電路的極性被反向，以在所述填充周期期間的多個間隔中，在所述金屬化襯底上提供陽極電勢；其中，每一個所述陽極電勢間隔對于將整平劑從電極表面脫附是有效的，由此當恢復正向電流時，即在所述陽極電勢間隔后，在總金屬化襯底上總計的平均電流密度相對于所述陽極電勢間隔之前的電流密度增大，所述正向電流即陰極電流。2.根據權利要求1所述的方法，其中，在所述填充周期內的銅沉積期間在所述電路中的累積電荷轉移與在所述金屬化襯底上的全部陽極電勢間隔的總和期間的累積電荷轉移的比值至少50:1。3.根據權利要求1所述的方法，其中，在所述填充周期內的在銅沉積期間在所述電路中的累積電荷轉移與在所述金屬化襯底上的全部陽極電勢間隔的總和期間的累積電荷轉移的比值在500:1和100000:1之間。4.根據權利要求1所述的方法，其中，在全部所述陽極電勢間隔的總和中的在所述金屬化襯底處的陽極電荷轉移的最大累積程度不大于在所述金屬化襯底的總電極區域上總計的陽極電荷轉移的平均值，該平均值為1.8庫侖/cm2。5.根據權利要求1的方法，其中，在所述填充周期期間在所述金屬化襯底上的全部陽極電勢間隔的累積時間段不超過50秒。6.根據權利要求1或5所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續至少0.1秒的時間段。7.根據權利要求6所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續至少0.5秒的時間段。8.根據權利要求6所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續在0.1秒和100秒之間的時間段。9.根據權利要求7所述的方法，其中，所述陽極電勢間隔中的至少兩個陽極電勢間隔分別持續所限定的時間段。10.根據權利要求8所述的方法，其中，所述陽極電勢間隔中的至少兩個陽極電勢間隔分別持續所限定的時間段。11.根據權利要求1或5所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少5×10-5庫侖/cm2的程度。12.根據權利要求11所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少3×10-4庫侖/cm2的程度。13.根據權利要求12所述的方法，其中，所述至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移不大于0.3庫侖/cm2的程度，和/或其中所述陽極電勢間隔的任一個都不持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移大于0.3庫侖/cm2的程度。14.根據權利要求1或5所述的方法，其中，所述填充周期包括多個材料持續時間的陽極電勢間隔，每一這樣的材料持續時間的陽極間隔持續至少0.6秒的時間段，在連續的材料持續時間的陽極電勢間隔之間的所述金屬化襯底上的正向電流的時間段為至少0.5分鐘，所述正向電流即陰極電流。15.根據權利要求1或5所述的方法，其中，所述填充周期包括在所述金屬化襯底處的多個法拉第材料陽極電勢間隔，在所述多個法拉第材料陽極電勢間隔的每一間隔中，在所述金屬化襯底的總電極區域上總計的平均陽極電荷轉移至少5×10-5庫侖/cm2，并且其中，在連續的法拉第材料陽極電勢間隔之間，在所述陰極的總表面區域上總計的平均凈正向電流電荷轉移為至少1.5×10-2庫侖/cm2，所述平均凈正向電流電荷轉移即所述平均凈陰極電流電荷轉移。16.根據權利要求14所述的方法，其中，所述填充周期包括在所述金屬化襯底處的多個法拉第材料陽極電勢間隔，在所述多個法拉第材料陽極電勢間隔的每一間隔中，在所述金屬化襯底的總電極區域上總計的平均陽極電荷轉移至少5×10-5庫侖/cm2，并且其中，在連續的法拉第材料陽極電勢間隔之間，在所述陰極的總表面區域上總計的平均凈正向電流電荷轉移為至少1.5×10-2庫侖/cm2，所述平均凈正向電流電荷轉移即所述平均凈陰極電流電荷轉移。17.根據權利要求14所述的方法，其中，在每一個所述材料持續時間的陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和100mA/cm2之間。18.根據權利要求14所述的方法，其中，在每一個所述材料持續時間的陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和20mA/cm2之間。19.根據權利要求14所述的方法，其中，在每一個所述材料持續時間的陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和10mA/cm2之間。20.根據權利要求15所述的方法，其中，在每一個所述法拉第材料陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和100mA/cm2之間。21.根據權利要求15所述的方法，其中，在每一個所述法拉第材料陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和20mA/cm2之間。22.根據權利要求15所述的方法，其中，在每一個所述法拉第材料陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和10mA/cm2之間。23.根據權利要求16所述的方法，其中，在每一個所述材料持續時間的陽極電勢間隔期間和每一個所述法拉第材料陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和100mA/cm2之間。24.根據權利要求16所述的方法，其中，在每一個所述材料持續時間的陽極電勢間隔期間和每一個所述法拉第材料陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和20mA/cm2之間。25.根據權利要求16所述的方法，其中，在每一個所述材料持續時間的陽極電勢間隔期間和每一個所述法拉第材料陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在0.1mA/cm2和10mA/cm2之間。26.根據權利要求1或5所述的方法，其中，從向所述電路首次施加電勢直到所述孔至少90％被填充，在所述陽極電勢間隔期間，在總金屬化襯底上總計的平均累積陽極電荷轉移在0.2庫侖/cm2和1.8庫侖/cm2之間。27.根據權利要求1或5所述的方法，其中，在不超過90分鐘的填充周期后，所述孔至少90％被填充。28.根據權利要求1或5所述的方法，其中，所述孔中的銅填充基本上沒有縫和孔隙，和/或基本上沒有隆起和凸起。29.根據權利要求1或5所述的方法，其中，所述陽極電勢間隔對于使抑制劑從孔內的銅表面脫附是有效的。30.根據權利要求1或5所述的方法，其中，在所述填充周期內在銅沉積期間的正向電流的累積時間段與在所述金屬化襯底處的全部陽極電勢間隔的總和的累積時間段的比值至少30:1，所述正向電流即陰極電流。31.根據權利要求30所述的方法，其中，在所述填充周期內在銅沉積期間的正向陰極電流的累積時間段與在所述金屬化襯底處的全部陽極電勢間隔的累積時間段的比值至少80:1。32.根據權利要求30所述的方法，其中，在所述填充周期內在銅沉積期間的正向陰極電流的累積時間段與在所述金屬化襯底處的全部陽極電勢間隔的累積時間段的比值至少150:1。33.根據權利要求30所述的方法，其中，在所述填充周期內在銅沉積期間的正向陰極電流的累積時間段與在所述金屬化襯底處的全部陽極電勢間隔的累積時間段的比值至少200:1。34.根據權利要求30所述的方法，其中，在所述填充周期內在銅沉積期間的正向陰極電流的累積時間段與在所述金屬化襯底處的全部陽極電勢間隔的累積時間段的比值在30:1和500:1之間。35.根據權利要求30所述的方法，其中，在所述填充周期內在銅沉積期間的正向陰極電流的累積時間段與在所述金屬化襯底處的全部陽極電勢間隔的累積時間段的比值在80:1和300:1之間。36.根據權利要求30所述的方法，其中，在所述填充周期內在銅沉積期間的正向陰極電流的累積時間段與在所述金屬...

【專利技術屬性】
技術研發人員：托馬斯·B·理查德森，約瑟夫·A·阿比斯，邵文博，王晨，文森特·小·派納卡西奧，王才，林宣，希歐多爾·安東內利斯，
申請(專利權)人：恩索恩公司，
類型：
國別省市：