一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀制造技術(shù)

本發(fā)明專利技術(shù)涉及數(shù)據(jù)采集及處理領(lǐng)域，尤其是涉及一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀。本發(fā)明專利技術(shù)所要解決的技術(shù)問題是：針對現(xiàn)有技術(shù)存在的問題，提供一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀，通過VCO調(diào)理模塊進(jìn)行時(shí)間校正后的多通道數(shù)據(jù)采集儀進(jìn)行數(shù)據(jù)采集，并通過FPGA與處理器之間并行數(shù)據(jù)傳輸，將傳感器采集的數(shù)據(jù)保存在存儲器中，通過讀取數(shù)據(jù)存儲芯片的數(shù)據(jù)進(jìn)行后續(xù)數(shù)據(jù)處理或者通過網(wǎng)口與上位機(jī)進(jìn)行數(shù)據(jù)交互，進(jìn)行上位機(jī)數(shù)據(jù)處理。本發(fā)明專利技術(shù)處理器、FPGA控制電路、模數(shù)轉(zhuǎn)換及調(diào)理電路、傳感器電路相互連接，完成本設(shè)計(jì)。本發(fā)明專利技術(shù)應(yīng)用于高速數(shù)據(jù)采集領(lǐng)域。

【技術(shù)實(shí)現(xiàn)步驟摘要】
【專利摘要】本專利技術(shù)涉及數(shù)據(jù)采集及處理領(lǐng)域，尤其是涉及一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀。本專利技術(shù)所要解決的技術(shù)問題是：針對現(xiàn)有技術(shù)存在的問題，提供一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀，通過VCO調(diào)理模塊進(jìn)行時(shí)間校正后的多通道數(shù)據(jù)采集儀進(jìn)行數(shù)據(jù)采集，并通過FPGA與處理器之間并行數(shù)據(jù)傳輸，將傳感器采集的數(shù)據(jù)保存在存儲器中，通過讀取數(shù)據(jù)存儲芯片的數(shù)據(jù)進(jìn)行后續(xù)數(shù)據(jù)處理或者通過網(wǎng)口與上位機(jī)進(jìn)行數(shù)據(jù)交互，進(jìn)行上位機(jī)數(shù)據(jù)處理。本專利技術(shù)處理器、FPGA控制電路、模數(shù)轉(zhuǎn)換及調(diào)理電路、傳感器電路相互連接，完成本設(shè)計(jì)。本專利技術(shù)應(yīng)用于高速數(shù)據(jù)采集領(lǐng)域。【專利說明】一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀
本專利技術(shù)涉及數(shù)據(jù)采集及處理領(lǐng)域，尤其是涉及一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀。
技術(shù)介紹
現(xiàn)有技術(shù)中，時(shí)間同步體制的數(shù)據(jù)采集設(shè)備大多數(shù)為采用系統(tǒng)方案進(jìn)行組件，如NI公司開發(fā)的基于GPS的分布式同步數(shù)據(jù)采集系統(tǒng)，用于橋梁的檢測。該系統(tǒng)主要由GPS接收器和NI PXI采集設(shè)備兩大部分組成，包括PXI機(jī)箱、PXI 8187主控制器、PXI 6652同步時(shí)鐘模塊、PXI 6602計(jì)時(shí)器、PXI 4472B動態(tài)信號采集卡。該系統(tǒng)可實(shí)現(xiàn)同步數(shù)據(jù)采集，但是該系統(tǒng)使用硬件多、成本高、環(huán)境適應(yīng)性低、體積大都不適合用于異地多點(diǎn)數(shù)據(jù)采集。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)所要解決的技術(shù)問題是:針對上述存在的問題，提供一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀，通過VCO調(diào)理模塊進(jìn)行時(shí)間校正后的多通道數(shù)據(jù)采集儀進(jìn)行數(shù)據(jù)采集，并通過FPGA與處理器之間并行數(shù)據(jù)傳輸，將傳感器采集的數(shù)據(jù)存儲于處理器數(shù)據(jù)存儲器中，通過讀取數(shù)據(jù)存儲芯片的數(shù)據(jù)進(jìn)行后續(xù)數(shù)據(jù)處理或者通過網(wǎng)口與上位機(jī)進(jìn)行數(shù)據(jù)交互，通過上位機(jī)進(jìn)行數(shù)據(jù)處理。本專利技術(shù)采用的技術(shù)方案如下: 一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀包括: 處理器，用于通過網(wǎng)口接收及解析上位機(jī)發(fā)送的讀取存儲芯片控制信號、下位機(jī)控制信號；并輸出下位機(jī)控制信號給FPGA控制電路；讀取并回傳存儲器的數(shù)據(jù)信號給上位機(jī)；回傳FPGA控制電路控制信號采集的數(shù)據(jù)信號給上位機(jī)； FPGA控制電路，用于接收并輸出處理器發(fā)送的下位機(jī)控制信號，并回傳響應(yīng)信號給處理器；回傳模數(shù)轉(zhuǎn)換及調(diào)理電路采集的數(shù)據(jù)信息給處理器； 至少一路模數(shù)轉(zhuǎn)換及調(diào)理電路，用于接收FPGA控制電路輸出的下位機(jī)控制信號，同時(shí)對采集的電壓信號進(jìn)行處理，并將處理后的信號發(fā)送給FPGA控制電路； 其中處理器解析的下位機(jī)控制信號包括耦合選擇命令字、衰減倍數(shù)控制命令字、增益倍數(shù)控制命令字、選通命令字。如圖2所示，所述模數(shù)轉(zhuǎn)換及調(diào)理電路包括: 交直流耦合選擇電路，用于接收FPGA控制電路的耦合選擇命令字，對采集的電壓信號進(jìn)行交流耦合輸出或者直流耦合輸出； 電壓衰減選擇電路，用于接收FPGA控制電路的衰減倍數(shù)控制命令字，對耦合選擇電路輸出信號進(jìn)行衰減選擇輸出； 電壓跟隨器，用于增強(qiáng)電壓衰減選擇電路信號的驅(qū)動能力； 電壓增益電路，用于接收FPGA控制電路的增益倍數(shù)控制命令字，對電壓跟隨器輸出的信號進(jìn)行各種檔位的信號放大；濾波及模數(shù)轉(zhuǎn)換電路，用于對電壓增益電路輸出信號進(jìn)行濾波并進(jìn)行模擬信號到數(shù)字信號的轉(zhuǎn)換，并將轉(zhuǎn)換后的信號輸出至FPGA控制電路。所述FPGA控制電路包括信號控制模塊、數(shù)據(jù)處理模塊；信號控制模塊，用于接收處理器發(fā)送的耦合選擇命令字、衰減倍數(shù)控制命令字、增益倍數(shù)控制命令字，進(jìn)而控制模數(shù)轉(zhuǎn)換及調(diào)理電路；隨后回傳響應(yīng)信號字給處理器；數(shù)據(jù)處理模塊，用于接收處理器下發(fā)的選通命令字，選擇接收對應(yīng)的模數(shù)轉(zhuǎn)換及調(diào)理電路處理的電壓信號，然后對濾波及模數(shù)轉(zhuǎn)換電路輸出的信號存儲傳至數(shù)據(jù)緩存DDR，待數(shù)據(jù)處理模塊空閑時(shí)上傳至處理器。一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀還包括VCO調(diào)理模塊，VCO調(diào)理模塊包括VCO反饋控制模塊、VCO、DA芯片和GPS，所述VCO反饋控制模塊、VCO與DA芯片形成閉環(huán)控制，用于調(diào)節(jié)VCO時(shí)鐘信號，調(diào)節(jié)后時(shí)鐘信號通過VCO反饋控制模塊傳送給數(shù)據(jù)處理模塊，GSP發(fā)送秒脈沖信號給VCO反饋控制模塊；GPS發(fā)送時(shí)間及坐標(biāo)信息給FPGA控制電路的信號控制模塊，通過并行總線傳輸給處理器；所述VCO調(diào)理模塊的調(diào)理過程包括: 步驟1:VC0反饋控制模塊接收到GPS發(fā)送的秒脈沖信號后，對VCO的時(shí)鐘信號進(jìn)行計(jì)數(shù)，記錄的時(shí)鐘個(gè)數(shù)6 ,其中當(dāng)?shù)谝粋€(gè)秒脈沖到第二個(gè)秒脈沖之間時(shí)鐘個(gè)數(shù)為F1，第二秒脈沖到第三個(gè)秒脈沖之間時(shí)鐘個(gè)數(shù)為F2,…..第η個(gè)秒脈沖到第η+1個(gè)秒脈沖之間時(shí)鐘個(gè)數(shù)為Fn，i大于O ; 步驟2:通過以下公式計(jì)算 頻率誤差平均值:=【權(quán)利要求】1.一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀，其特征在于包括: 處理器，用于通過網(wǎng)口接收及解析上位機(jī)發(fā)送的讀取存儲芯片控制信號、下位機(jī)控制信號；并輸出下位機(jī)控制信號給FPGA控制電路；讀取并回傳存儲器的數(shù)據(jù)信號給上位機(jī)；回傳FPGA控制電路控制信號采集的數(shù)據(jù)信號給上位機(jī)； FPGA控制電路，用于接收并輸出處理器發(fā)送的下位機(jī)控制信號，并回傳響應(yīng)信號給處理器；回傳模數(shù)轉(zhuǎn)換及調(diào)理電路采集的數(shù)據(jù)信息給處理器； 至少一路模數(shù)轉(zhuǎn)換及調(diào)理電路，用于接收FPGA控制電路輸出的下位機(jī)控制信號，同時(shí)對采集的電壓信號進(jìn)行處理，并將處理后的信號發(fā)送給FPGA控制電路； 其中處理器解析的下位機(jī)控制信號包括耦合選擇命令字、衰減倍數(shù)控制命令字、增益倍數(shù)控制命令字、選通命令字。2.根據(jù)權(quán)利要求1所述的一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀，其特征在于所述模數(shù)轉(zhuǎn)換及調(diào)理電路包括: 交直流耦合選擇電路，用于接收FPGA控制電路的耦合選擇命令字，對采集的電壓信號進(jìn)行交流耦合輸出或者直流耦合輸出； 電壓衰減選擇電路，用于接收FPGA控制電路的衰減倍數(shù)控制命令字，對耦合選擇電路輸出信號進(jìn)行衰減選擇輸出； 電壓跟隨器，用于增強(qiáng)電壓衰減選擇電路信號的驅(qū)動能力； 電壓增益電路，用于接收FPGA控制電路的增益倍數(shù)控制命令字，對電壓跟隨器輸出的信號進(jìn)行各種檔位的信號放大；` 濾波及模數(shù)轉(zhuǎn)換電路，用于對電壓增益電路輸出信號進(jìn)行濾波并進(jìn)行模擬信號到數(shù)字信號的轉(zhuǎn)換，并將轉(zhuǎn)換后的信號輸出至FPGA控制電路。3.根據(jù)權(quán)利要求2所述的一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀，其特征在于所述FPGA控制電路包括信號控制模塊、數(shù)據(jù)處理模塊； 信號控制模塊，用于接收處理器發(fā)送的耦合選擇命令字、衰減倍數(shù)控制命令字、增益倍數(shù)控制命令字，進(jìn)而控制模數(shù)轉(zhuǎn)換及調(diào)理電路；隨后回傳響應(yīng)信號字給處理器； 數(shù)據(jù)處理模塊，用于接收處理器下發(fā)的選通命令字，選擇接收對應(yīng)的模數(shù)轉(zhuǎn)換及調(diào)理電路處理的電壓信號，然后對濾波及模數(shù)轉(zhuǎn)換電路輸出的信號存儲傳至數(shù)據(jù)緩存DDR，待數(shù)據(jù)處理模塊空閑時(shí)上傳至處理器。4.根據(jù)權(quán)利要求3所述的一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀，其特征在于還包括VCO調(diào)理模塊，VCO調(diào)理模塊包括VCO反饋控制模塊、VCO、DA芯片和GPS，所述VCO反饋控制模塊、VCO與DA芯片形成閉環(huán)控制，用于調(diào)節(jié)VCO時(shí)鐘信號，調(diào)節(jié)后時(shí)鐘信號通過VCO反饋控制模塊傳送給數(shù)據(jù)處理模塊，GSP發(fā)送秒脈沖信號給VCO反饋控制模塊；GPS發(fā)送時(shí)間及坐標(biāo)信息給FPGA控制電路的信號控制模塊，通過并行總線傳輸給處理器；所述VCO調(diào)理模塊的調(diào)理過程包括:本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種基于時(shí)間同步的多通道數(shù)據(jù)采集儀，其特征在于包括：處理器，用于通過網(wǎng)口接收及解析上位機(jī)發(fā)送的讀取存儲芯片控制信號、下位機(jī)控制信號；并輸出下位機(jī)控制信號給FPGA控制電路；讀取并回傳存儲器的數(shù)據(jù)信號給上位機(jī)；回傳FPGA控制電路控制信號采集的數(shù)據(jù)信號給上位機(jī)；FPGA控制電路，用于接收并輸出處理器發(fā)送的下位機(jī)控制信號，并回傳響應(yīng)信號給處理器；回傳模數(shù)轉(zhuǎn)換及調(diào)理電路采集的數(shù)據(jù)信息給處理器；至少一路模數(shù)轉(zhuǎn)換及調(diào)理電路，用于接收FPGA控制電路輸出的下位機(jī)控制信號，同時(shí)對采集的電壓信號進(jìn)行處理，并將處理后的信號發(fā)送給FPGA控制電路；其中處理器解析的下位機(jī)控制信號包括耦合選擇命令字、衰減倍數(shù)控制命令字、增益倍數(shù)控制命令字、選通命令字。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：齊永龍，文菠，聶渝磊，史立東，
申請(專利權(quán))人：成都天奧測控技術(shù)有限公司，
類型：發(fā)明
國別省市：