低雜散頻率合成器制造技術(shù)

本發(fā)明專利技術(shù)涉及數(shù)字通信技術(shù)領(lǐng)域，公開了一種低雜散頻率合成器。所述頻率合成器包括：參考時鐘電路和鎖相環(huán)電路；其中，所述參考時鐘電路包括依次串接的DDS、混頻器和第一分頻器；所述混頻器將DDS的輸出信號進行混頻；所述第一分頻器經(jīng)過分頻將所述混頻后的信號頻率降低，輸出給所述頻率合成電路作為參考信號；所述鎖相環(huán)電路利用參考時鐘電路送來的所述參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位，輸出指定的寬帶信號。本發(fā)明專利技術(shù)的技術(shù)方案相比傳統(tǒng)的頻率合成器在輸出頻率相同時，其雜散抑制指標得到明顯改善，并且可以方便靈活地實現(xiàn)指定頻率和帶寬的寬帶信號。

【技術(shù)實現(xiàn)步驟摘要】
低雜散頻率合成器
本專利技術(shù)涉及數(shù)字通信
，特別涉及一種低雜散頻率合成器。
技術(shù)介紹
現(xiàn)代的通信系統(tǒng)和雷達系統(tǒng)，對頻率合成器雜散抑制指標的要求日益提高。頻率合成器的雜散抑制度將直接影響接收機的靈敏度，這其中尤其是頻率合成器的近端雜散，對接收機的影響更是巨大。為了實現(xiàn)低雜散的寬帶頻率合成器，同時又要滿足系統(tǒng)對相位噪聲以及頻率步進的要求，傳統(tǒng)的實現(xiàn)方式是將DDS(DirectDigitalSynthesizer，直接數(shù)字式頻率合成器)的輸出信號作為PLL(PhaseLockedLoop，鎖相環(huán))的參考信號，激勵PLL產(chǎn)生所需頻率，如圖1所示(其中PLL由鑒相器、環(huán)路濾波器和壓控振蕩器VCO組成)。以這種方式實現(xiàn)的頻率合成器，其輸出信號近端雜散的抑制度主要取決于DDS的近端雜散抑制度和鎖相環(huán)的反饋分頻比N的大小，用公式表示為：SPSYNTH＝SPDDS+20lgN，其中SPSYNTH為頻率合成器輸出信號的近端雜散抑制度，單位為-dBc，SPDDS為DDS的近端雜散抑制度，單位同樣為-dBc。由該式可以看出，圖1所示的方案，其近端雜散抑制度是在DDS近端雜散抑制度的基礎(chǔ)上惡化20lgN。在輸出信號頻率確定的情況下，以這種方式要獲得低雜散就需要提高鑒相頻率FPFD從而降低N或降低DDS近端雜散。但是，采用上述現(xiàn)有方式同樣存在一些明顯的缺點：提高鑒相頻率則需要提高DDS的輸出頻率，而對于同一款DDS，其輸出頻率越高，近端雜散也就越差，因此這種方式對雜散的改善程度是很有限的；同樣，要降低DDS的近端雜散，對于同一款DDS來說，只有提高DDS的系統(tǒng)時鐘頻率，但是DDS系統(tǒng)時鐘頻率的提高也是有限的，并且系統(tǒng)時鐘越高的DDS芯片成本也越高。
技術(shù)實現(xiàn)思路
針對現(xiàn)有技術(shù)的上述缺陷，本專利技術(shù)所要解決的技術(shù)問題是如何快捷高效地降低DDS的近端雜散。為解決上述技術(shù)問題，本專利技術(shù)提供了一種低雜散頻率合成器，所述頻率合成器包括：參考時鐘電路和頻率合成鎖相環(huán)電路；通過改善DDS輸出信號的近端雜散抑制改善頻率合成器輸出信號的近端雜散抑制度；其中，所述參考時鐘電路包括依次串接的DDS、混頻器和第一分頻器；所述混頻器將DDS的輸出信號進行混頻；所述第一分頻器經(jīng)過分頻將所述混頻后的信號頻率降低，輸出給所述頻率合成電路作為參考信號；所述鎖相環(huán)電路利用參考時鐘電路送來的所述參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位，輸出指定的寬帶信號。優(yōu)選地，所述參考時鐘電路中還包括晶振、點頻源和第二分頻器；其中，所述晶振的輸出端耦接所述點頻源的輸入端；所述點頻源的輸出端同時耦接所述DDS和所述第二分頻器的輸入端；所述第二分頻器的輸出端耦接所述混頻器的本振信號輸入端。優(yōu)選地，所述鎖相環(huán)電路中包括鑒相器、環(huán)路濾波器和壓控振蕩器；其中，所述鑒相器的輸入端與所述參考時鐘電路的輸出端耦接，所述鑒相器的反饋信號輸入端與所述壓控振蕩器的輸出端耦接；所述環(huán)路濾波器的輸入端與所述鑒相器的輸出端耦接，所述環(huán)路濾波器的輸出端耦接所述壓控振蕩器的輸入端；所述壓控振蕩器的輸出端同時作為所述低雜散頻率合成器的輸出端和所述鑒相器的的反饋信號輸入端。優(yōu)選地，所述分頻器為分頻比數(shù)字可控的分頻器。優(yōu)選地，所述第一分頻器和所述第二分頻器具有不同的分頻比。優(yōu)選地，所述第一分頻器的分頻比高于所述第二分頻器。優(yōu)選地，所述第一分頻器的分頻比在20以上，所述第二分頻器的分頻比在5以下。優(yōu)選地，所述混頻器還同時對所述DDS的輸出信號進行濾波。優(yōu)選地，所述進行混頻為進行上變頻。優(yōu)選地，所述寬帶信號的頻率位于L波段到K波段之間。與現(xiàn)有技術(shù)相比，本專利技術(shù)所述的低雜散頻率合成器在輸出頻率相同時，其雜散抑制指標得到明顯改善，以較低的成本和復(fù)雜度極大地改善了輸出信號的近端雜散，實現(xiàn)了低雜散、小步進的信號輸出。附圖說明圖1是現(xiàn)有技術(shù)中頻率合成器的結(jié)構(gòu)示意圖。圖2是本專利技術(shù)的一個實施例所述的低雜散頻率合成器的結(jié)構(gòu)示意圖。具體實施方式下面將結(jié)合本專利技術(shù)實施例中的附圖，對本專利技術(shù)實施例中的技術(shù)方案進行清楚、完整地描述。顯然，所描述的實施例為實施本專利技術(shù)的較佳實施方式，所述描述是以說明本專利技術(shù)的一般原則為目的，并非用以限定本專利技術(shù)的范圍。本專利技術(shù)的保護范圍應(yīng)當(dāng)以權(quán)利要求所界定者為準，基于本專利技術(shù)中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本專利技術(shù)保護的范圍。傳統(tǒng)的利用DDS激勵PLL的方式實現(xiàn)的寬帶頻率合成器，要么依靠提高DDS的輸出頻率，要么依靠提高DDS的系統(tǒng)時鐘頻率，各種方式對近端雜散的改善都很有限，其效果并不是很理想。在本專利技術(shù)的實施例中，通過研究發(fā)現(xiàn)信號分頻可以改善信號雜散抑制特性，利用這一原理，將DDS輸出信號經(jīng)過變頻變到一個較高的頻率，再對該信號進行分頻，從而進一步改善DDS輸出信號的近端雜散抑制。參見圖2，在本專利技術(shù)的一個實施例中，通過信號分頻方式實現(xiàn)了一個C波段、小步進、低雜散的寬帶頻率源。在圖2的實施例中，低雜散頻率合成器包括：參考時鐘電路和鎖相環(huán)電路；其中，參考時鐘電路包括依次串接的DDS、混頻器及第一分頻器，參考時鐘電路中將DDS的輸出信號通過混頻，上變頻到一個較高的頻率，然后再經(jīng)過分頻將頻率降低，以此作為鎖相環(huán)電路的參考信號；鎖相環(huán)電路利用參考時鐘電路送來的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位，最終輸出指定的寬帶信號。優(yōu)選地，混頻器還同時對DDS的輸出信號進行濾波。在圖2中，參考時鐘電路中還包括晶振、點頻源和第二分頻器；其中，晶振(晶體振蕩器)用于產(chǎn)生穩(wěn)定的初始信號，點頻源將晶振信號轉(zhuǎn)化為固定的輸出頻率提供給DDS(作為DDS的參考時鐘信號)和第二分頻器，第二分頻器將點頻源的輸出頻率分頻后提供給混頻器作為上變頻的本振信號。優(yōu)選地，第二分頻器為二分頻的分頻器。由于DDS上變頻的本振信號由DDS的參考時鐘經(jīng)過分頻后產(chǎn)生，使得本專利技術(shù)的設(shè)備體積進一步減小，同時降低了設(shè)備成本。此外，鎖相環(huán)電路中包括：鑒相器、環(huán)路濾波器和壓控振蕩器VCO；其中，鑒相器對輸入的參考信號和壓控振蕩器送來的反饋信號進行頻率和相位的比較，輸出一個代表兩者差異的信號；環(huán)路濾波器將鑒相器輸出的信號中的高頻成分濾除，保留直流部分送至壓控振蕩器；壓控振蕩器輸出一個頻率由輸入電壓所控制的周期信號，壓控振蕩器輸出的信號還同時被送回至鑒相器用于反饋。優(yōu)選地，所述鑒相器為數(shù)字鑒相器。本專利技術(shù)實現(xiàn)了輸出信號的低雜散特性，關(guān)鍵在于采用了這種有別于傳統(tǒng)方案的參考時鐘電路。在傳統(tǒng)方案中，參考時鐘由DDS直接產(chǎn)生，其雜散抑制指標也由DDS的無雜散動態(tài)范圍(也就是DDS的雜散抑制度)直接決定。而本專利技術(shù)采用的方案，參考時鐘由DDS的輸出信號經(jīng)上變頻和分頻后產(chǎn)生，其雜散抑制指標在DDS無雜散動態(tài)范圍的基礎(chǔ)上有了極大的改善。在本專利技術(shù)的一個優(yōu)選實施例中，所采用的分頻器為分頻比數(shù)字可控的分頻器，從而可以更加靈活地設(shè)置信號的分頻方式，以便為混頻器或PLL電路提供不同的本振信號或參考信號，從而靈活便捷地獲得頻率和/或范圍不同的輸出寬帶信號，使得本專利技術(shù)的設(shè)備可以適用于更多的運用場合。優(yōu)選地，第一和第二分頻器具有不同的分頻比；其中，第一分頻器用于產(chǎn)生PLL電路的參考信號，具有較高的分頻比；第二分頻器用于產(chǎn)生混頻器的本振信號，具有較低的分頻比。更優(yōu)選地，第一分本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種低雜散頻率合成器，其特征在于，所述頻率合成器包括：參考時鐘電路和頻率合成鎖相環(huán)電路；其中，所述參考時鐘電路包括依次串接的DDS、混頻器和第一分頻器；所述混頻器將DDS的輸出信號進行混頻；所述第一分頻器經(jīng)過分頻將所述混頻后的信號頻率降低，輸出給所述頻率合成電路作為參考信號；所述鎖相環(huán)電路利用參考時鐘電路送來的所述參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位，輸出指定的寬帶信號。

【技術(shù)特征摘要】
1.一種低雜散頻率合成器，其特征在于，所述頻率合成器包括：參考時鐘電路和頻率合成鎖相環(huán)電路；通過改善DDS輸出信號的近端雜散抑制改善頻率合成器輸出信號的近端雜散抑制度；其中，所述參考時鐘電路包括依次串接的DDS、混頻器和第一分頻器；所述混頻器將DDS的輸出信號進行混頻；所述第一分頻器經(jīng)過分頻將混頻后的信號頻率降低，輸出給所述頻率合成電路作為參考信號；所述參考時鐘電路中還包括晶振、點頻源和第二分頻器；所述晶振的輸出端耦接所述點頻源的輸入端；所述點頻源的輸出端同時耦接所述DDS和所述第二分頻器的輸入端；所述第二分頻器的輸出端耦接所述混頻器的本振信號輸入端；所述第一分頻器和所述第二分頻器為分頻比數(shù)字可控的分頻器具有不同的分頻比；所述鎖相環(huán)電路中包括鑒相器、環(huán)路濾波器和壓控振蕩器；其中，所述鑒相器的輸入端與所述參考時鐘電路的輸出端耦接，所述鑒相器的反饋信號輸入端與所述壓控振蕩器的...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：宋燁曦，杜仕雄，羅武，
申請(專利權(quán))人：四川九洲電器集團有限責(zé)任公司，
類型：發(fā)明
國別省市：