應力控制的HEMT制造技術

本發明專利技術涉及應力控制的HEMT。一種晶體管器件，包括異質結構主體，該異質結構主體具有源極、與源極間隔開的漏極以及源極和漏極之間的二維電荷載流子氣體通道。該晶體管器件進一步包括在該異質結構主體上的壓電柵極。該壓電柵極可操作成通過響應于被施加至該壓電柵極的電壓而增加或減少施加至異質結構主體的力，來控制該壓電柵極下方的通道。

【技術實現步驟摘要】
應力控制的HEMT
本申請涉及高電子遷移率晶體管（HEMT），并且更具體涉及應力控制HEMT。
技術介紹
基于氮化鎵（GaN）的高電子遷移率晶體管（HEMT）被用于功率和無線電頻率應用。HEMT具有二維電子氣（2DEG），該二維電子氣在與電子具有非常高的遷移率的AIGaN勢壘的界面附近的GaN層中形成。2DEG因為兩個基本原理而形成，這兩個基本原理是：（1）由于GaN層的自發極化引起的電荷，和（2）由于GaN和AIGaN層的晶格失配引起的壓電極化。AIGaN層的Al含量和厚度確定了壓電極化的程度。因為2DEG的自動形成，所以HEMT典型地為常開器件。然而，功率器件通常被實現為常關器件。為了被常關，HEMT的2DEG必須在器件的源極和漏極之間被中斷。實現常關的HEMT的一種方式是將柵極凹進至AIGaN勢壘層中，將2DEG壓制（extinguish）在凹進區域的下方。盡管這種結構產生了常關結構，但是凹進過程必須被精確地控制，例如以大約只有1nm來控制。另外，閾值電壓中的較大的散布由于柵極下方的AIGaN層的可變厚度而產生。此外，該柵極必須從AIGaN材料隔離，從而避免能夠由降低的柵極肖特基（Schottky）勢壘產生的較大的柵極泄漏。凹進的柵極結構也產生相對低的閾值電壓，這是對于功率應用而言所不期望的。實現常關HEMT的另一種方式是由p摻雜GaN材料形成柵極。具有p摻雜GaN柵極的常關HEMT典型地具有大約1.5V的閾值電壓，但是AIGaN勢壘必須是薄的并且具有較低的Al含量，這由于2DEG中減少的載流子密度而負面影響通導電阻。因為與實現p摻雜GaN中高摻雜密度相關聯的困難和與經由p型半導體材料來有效耗盡2DEG通道相關聯的限制（甚至假設理論上高度摻雜的p型層），產生了這些限制。具有p摻雜GaN柵極的常關HEMT的其他缺點包括降低的跨導（transconductance）和有限的柵極電壓，這是因為p摻雜柵極形成pn結，其以大約5至6V的相對低的正柵極電壓開始導通。也能夠通過將氟植入2DEG通道區域中來實現常關HEMT。這種結構具有大約1V的閾值電壓，但是用這個方法存在未解決的工藝問題，諸如所植入種類的穩定性、溫度相關性和老化。其他方法可以被用于制造常關HEMT。在所有情況下，電場被用于控制2DEG通道。
技術實現思路
根據晶體管器件的一個實施例，該晶體管器件包括異質結構主體，該異質結構主體包括源極、與源極間隔開的漏極以及在源極和漏極之間的二維電荷載流子氣體通道。該晶體管器件進一步包括在異質結構主體上的壓電柵極。該壓電柵極可操作成通過響應于被施加至壓電柵極的電壓而增加或減少施加至異質結構主體的力，來控制壓電柵極下方的通道。該晶體管器件可以是常開或者常關的。根據半導體器件的實施例，該半導體器件包括異質結構主體、該異質結構主體中的第一摻雜區域、該異質結構主體中與第一摻雜區域間隔開的第二摻雜區域、以及第一和第二摻雜區域之間的異質結構主體中的二維電荷載流子氣體通道。該半導體器件進一步包括用于控制該通道的柵極結構。該柵極結構包括壓電材料和與該壓電材料接觸的電導體。根據制造半導體器件的方法的實施例，該方法包括：提供異質結構主體，該異質結構主體具有第一摻雜區域、與第一摻雜區域間隔開的第二摻雜區域以及第一和第二摻雜區域之間的二維電荷載流子氣體通道；以及在異質結構主體上形成用于控制該通道的柵極結構，該柵極結構包括壓電材料和與該壓電材料接觸的電導體。本領域技術人員在閱讀下列詳細描述時和查看附圖時將認識到額外特征和優點。附圖說明圖中的部件不必按比例，而是將重點放在說明本專利技術的原理上。此外，在圖中，同樣的參考數字標明對應的部分。在附圖中：圖1-4說明了在不同的常開和常關配置下的應力控制的異質結構半導體器件的實施例的橫截面視圖。圖5說明了應力控制的異質結構半導體器件的另一個實施例的橫截面視圖。圖6說明了應力控制的異質結構半導體器件的又一個實施例的橫截面視圖。圖7說明了應力控制的異質結構半導體器件的再一個實施例的橫截面視圖。具體實施方式本文中所述的實施例涉及異質結構場效應晶體管（HFET）。術語HFET也通常被稱為HEMT（高電子遷移率晶體管）、MODFET（調制摻雜FET）或者MESFET（金屬半導體場效應晶體管）。本文中可互換使用術語異質結構半導體器件、晶體管器件、HFET、HEMT、MESFET和MODFET來涉及場效應晶體管，該場效應晶體管結合了兩個材料之間具有不同帶隙的結（即異質結），該結形成器件通道。例如，GaN可以與AIGaN組合、GaN可以與InGaN組合，等等。而且，晶體管可以具有AllnN/AIN/GaN勢壘/間隔物/緩沖層結構。另外的其他III-V族組合是可能的。通常，異質結構半導體器件的通道在器件的柵極區域下方由應力所控制，而不是由電場所控制。為此，由起到該器件的柵極作用的壓電材料對異質結構半導體器件給予力。這個力抵消或者增加異質結構主體中的控制通道的內在應力。因為異質結構主體的不同材料之間的晶格失配，異質結構主體中的內在應力是存在的。例如為了實現常關器件，當跨柵極沒有施加電壓時，壓電柵極抵消內在的晶格失配應力。這轉而中斷（耗盡）壓電柵極下方的通道。當將電壓施加至柵極以接通該器件時，壓電柵極支持或者增加內在應力。能夠以相反的方式實現常開器件，該相反方式即當跨柵極沒有施加電壓時，壓電柵極對異質結構主體沒有給予力或給予最低限度的力，并且當將電壓施加至柵極時，壓電柵極抵消或增加內在應力。在所有情況下，即使將控制電壓施加至柵極，壓電柵極下方的傳導通道區域也不是由電場所控制的。相反，通過經由由壓電柵極所生成的力在異質結構主體中引起應力來控制該通道。圖1說明了HFET的實施例的橫截面視圖，其包括被置于襯底102上的異質結構主體100。該異質結構主體100包括該器件的源極106和漏極108之間的二維電荷載流子氣體104。源極106和漏極108能夠通過摻雜異質結構主體100或者任何其他適當的常規技術來形成。在一個實施例中，HFET是基于GaN的HEMT，并且異質結構主體100包括成核層110、成核層106上的多個躍遷層112、躍遷層112上的GaN緩沖層114、和GaN緩沖層114上的GaN合金勢壘層116。該勢壘層116可以包括任何適當的GaN合金，諸如AIGaN、InAIN、AIN、InAIGaN等等。HFET的源極106貫穿GaN合金勢壘層116，延伸到GaN緩沖層114中。HFET的漏極108與源極106間隔開，并且也貫穿GaN合金勢壘層116，延伸到GaN緩沖層114中。在這個實施例中，該襯底102是硅襯底。在其他實施例中，使用不同的襯底102，諸如藍寶石（sapphire）或者SiC襯底。成核層106和躍遷層112可以具有不同結構，或甚至根據所使用的襯底102的類型而被忽略。通常利用GaN技術，基于GaN的異質結構能夠沿著c方向（即，Ga面）生長或者沿著N面生長，例如對于GaN/AIGaN異質結構而言。基于GaN的器件的面類型確定了二維電荷載流子氣體的位置，并且鋁（Al）的百分比確定了AIGaN/GaNHEMT中的電荷密度。在GaN合金勢壘層116中的Al的濃度與在勢壘/緩沖界面處的片電荷密度之間存在直接本文檔來自技高網...

【技術保護點】
一種晶體管器件，包括：異質結構主體，其包括源極、與所述源極間隔開的漏極以及所述源極和所述漏極之間的二維電荷載流子氣體通道；以及壓電柵極，其在所述異質結構主體上，并且可操作成通過響應于被施加至所述壓電柵極的電壓而增加或減少施加至所述異質結構主體的力，來控制所述壓電柵極下方的所述通道。

【技術特征摘要】
2012.07.03 US 13/540,7111.一種晶體管器件，包括：異質結構主體，其包括源極、與所述源極間隔開的漏極以及所述源極和所述漏極之間的二維電荷載流子氣體通道；以及壓電柵極，其在所述異質結構主體上，并且可操作成控制所述壓電柵極下方的所述通道，使得：（a）在不存在被施加至所述壓電柵極的電壓的情況下，所述二維電荷載流子氣體通道在所述壓電柵極下方不間斷；以及（b）響應于被施加至所述壓電柵極的電壓，所述壓電柵極生成力，所述力被轉移至所述異質結構主體以中斷所述壓電柵極下方的所述二維電荷載流子氣體通道。2.如權利要求1所述的晶體管器件，進一步包括被介入所述異質結構主體和所述壓電柵極之間的鈍化層。3.如權利要求1所述的晶體管器件，進一步包括：第一電導體，其將所述源極連接至所述壓電柵極的第一側；以及第二電導體，其與所述第一電導體分離，并且與所述壓電柵極的不同于所述第一側的第二側接觸。4.如權利要求1所述的晶體管器件，進一步包括在所述壓電柵極的背朝所述異質結構主體的側面上的電極。5.如權利要求1所述的晶體管器件，其中所述異質結構主體包括GaN層上的GaN合金層，并且其中所述二維電荷載流子氣體通道是在所述GaN合金層和所述GaN層之間的界面附近的二維電子通道。6.如權利要求5所述的晶體管器件，其中所述GaN合金層是具有至少10nm的厚度的AlGaN層，并且其中所述壓電柵極是100nm或者更薄。7.如權利要求1所述的晶體管器件，其中所述壓電柵極包括氧化鋅或者壓電三元化合物。8.如權利要求1所述的晶體管器件，其中所述壓電柵極與所述異質結構主體直接接觸。9.如權利要求1所述的晶體管器件，其中所述壓電柵極被置于所述異質結構主體中的凹進處中。10.一種半導體器件，包括：異質結構主體；第一摻雜區域，其在所述異質結構主體中；第二摻雜區域，其在所述異質結構主體中與所述第一摻雜區域間隔開；二維電荷載流子氣體通道，其在所述異質結構主體中處于所述第一和第二摻雜區域之間；以及柵極結構，其用于控制所述通道，所述柵極結構包括...

【專利技術屬性】
技術研發人員：G庫拉托拉，R斯伊米恩伊，
申請(專利權)人：英飛凌科技奧地利有限公司，
類型：發明
國別省市：