本發(fā)明專(zhuān)利技術(shù)提供一種半導(dǎo)體封裝及半導(dǎo)體封裝基座的制造方法。上述半導(dǎo)體封裝包括導(dǎo)線(xiàn)，內(nèi)嵌于基座中；半導(dǎo)體裝置，通過(guò)導(dǎo)電結(jié)構(gòu)安置于上述導(dǎo)線(xiàn)上。本發(fā)明專(zhuān)利技術(shù)所提出的半導(dǎo)體封裝及半導(dǎo)體封裝基座的制造方法，可改善產(chǎn)品的可靠度和質(zhì)量。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專(zhuān)利技術(shù)是有關(guān)于一種半導(dǎo)體封裝及半導(dǎo)體封裝基座(base)的制造方法，特別是有關(guān)于一種高密度(high density)半導(dǎo)體封裝的基座的制造方法以及半導(dǎo)體封裝。
技術(shù)介紹
為了確保電子產(chǎn)品或通信設(shè)備的小型化和多功能性，通常要求半導(dǎo)體封裝具有小尺寸，以支持多針(mult1-pin)連接、高速和高功能。輸入/輸出(I/O)引腳數(shù)的增加再加上對(duì)高性能集成電路(IC)的需求增加，導(dǎo)致了覆晶封裝體(flip chip packages)的發(fā)展。覆晶技術(shù)使用芯片上的凸塊以與封裝基板(substrate)互連。正面朝下的覆晶經(jīng)過(guò)最短的路徑接合至封裝基板。這些技術(shù)可以不僅適用于單一芯片封裝技術(shù)，也可以適用于更高層數(shù)或集成層數(shù)的封裝技術(shù)，在更高層數(shù)或集成層數(shù)的封裝技術(shù)中的封裝體更大，且這些技術(shù)可以適用于容納數(shù)個(gè)芯片的更復(fù)雜的基板，以形成較大的功能單元。使用區(qū)域數(shù)組(area array)的上述覆晶技術(shù)可實(shí)現(xiàn)與裝置的更高的密度連接和非常低的電感的封裝體連接。然而，上述覆晶技術(shù)要求印刷電路板(PCB)制造商縮小線(xiàn)寬和線(xiàn)距或發(fā)展芯片直接接觸(direct chip attach, DCA)半導(dǎo)體。因此，增加輸入/輸出(I/O)連接數(shù)量的多功能芯片封裝會(huì)導(dǎo)致熱電特性問(wèn)題，舉例來(lái)說(shuō)，散熱問(wèn)題、串音(crosstalk)、信號(hào)傳輸延遲(PropagationDelay)或射頻(RF)電路的電磁干擾等問(wèn)題。上述熱電特性問(wèn)題會(huì)影響產(chǎn)品的可靠度和質(zhì)量。因此，需要高密度的覆晶封裝和用于高密度的覆晶封裝的印刷電路板(PCB)，以改善上述缺點(diǎn)。
技術(shù)實(shí)現(xiàn)思路
有鑒于此，本專(zhuān)利技術(shù)提供一種。依據(jù)本專(zhuān)利技術(shù)一實(shí)施方式，提供一種半導(dǎo)體封裝。該半導(dǎo)體封裝包括導(dǎo)線(xiàn)，內(nèi)嵌于基座中；以及半導(dǎo)體裝置，通過(guò)導(dǎo)電結(jié)構(gòu)安置于該導(dǎo)線(xiàn)上。依據(jù)本專(zhuān)利技術(shù)另一實(shí)施方式，提供一種半導(dǎo)體封裝。該半導(dǎo)體封裝包括導(dǎo)線(xiàn)，該導(dǎo)線(xiàn)的頂面和側(cè)壁的至少一個(gè)部分連接至基座；以及半導(dǎo)體裝置，通過(guò)導(dǎo)電結(jié)構(gòu)安置于該導(dǎo)線(xiàn)上。依據(jù)本專(zhuān)利技術(shù)又一實(shí)施方式,提供一種半導(dǎo)體封裝基座的制造方法。該半導(dǎo)體封裝基座的制造方法包括提供載板，該載板的頂面和底面上具有多個(gè)導(dǎo)電種晶層；分別于該多個(gè)導(dǎo)電種晶層上形成多個(gè)第一導(dǎo)線(xiàn)；將第一基座材料層和第二基座材料層分別堆疊于該多個(gè)導(dǎo)電種晶層上，且覆蓋該多個(gè)第一導(dǎo)線(xiàn)；分別于該第一基座材料層的第一表面和該第二基座材料層的第一表面上形成多個(gè)第二導(dǎo)線(xiàn)，其中該第一基座材料層的該第一表面和該第二基座材料層的該第一表面分別遠(yuǎn)離該載板的該頂面和該底面；以及將帶有該多個(gè)第一導(dǎo)線(xiàn)和該多個(gè)第二導(dǎo)線(xiàn)的該第一基座材料層以及將帶有該多個(gè)第一導(dǎo)線(xiàn)和該多個(gè)第二導(dǎo)線(xiàn)的該第二基座材料層分別從該載板的該頂面和該底面分離，以形成第一基座和第二基座。依據(jù)本專(zhuān)利技術(shù)又一實(shí)施方式，提供一種半導(dǎo)體封裝基座的制造方法。該半導(dǎo)體封裝基座的制造方法包括提供載板；在該載板上形成至少一個(gè)導(dǎo)線(xiàn)；在該載板上形成額外絕緣材料；以及在該額外絕緣材料上定義圖案，其中該圖案形成于至少一個(gè)導(dǎo)線(xiàn)上。本專(zhuān)利技術(shù)所提出的，可改善產(chǎn)品的可靠度和質(zhì)量。【附圖說(shuō)明】圖1-4為根據(jù)本專(zhuān)利技術(shù)實(shí)施方式的半導(dǎo)體封裝的剖面圖。圖5a_5e為根據(jù)本專(zhuān)利技術(shù)實(shí)施方式的半導(dǎo)體封裝的基座的制造方法的剖面圖。圖6a_6e為根據(jù)本專(zhuān)利技術(shù)另一實(shí)施方式的半導(dǎo)體封裝的制造方法的剖面圖。【具體實(shí)施方式】為了讓本專(zhuān)利技術(shù)的目的、特征、及優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳的實(shí)施方式并配合所附附圖做詳細(xì)的說(shuō)明。本專(zhuān)利技術(shù)說(shuō)明書(shū)提供不同的實(shí)施方式來(lái)說(shuō)明本專(zhuān)利技術(shù)不同實(shí)施方式的技術(shù)特征。其中，實(shí)施方式中的各裝置的配置僅用于解釋本專(zhuān)利技術(shù)的目的，并非用以限制本專(zhuān)利技術(shù)。為了簡(jiǎn)化說(shuō)明，附圖中的標(biāo)號(hào)部分重復(fù)，然而這種標(biāo)號(hào)部分的重復(fù)并不能說(shuō)明不同實(shí)施方式之間的關(guān)聯(lián)性。圖1-4為根據(jù)本專(zhuān)利技術(shù)實(shí)施方式的半導(dǎo)體封裝的剖面圖。在此實(shí)施方式中，上述半導(dǎo)體封裝可為覆晶封裝體(flip chip package),該覆晶封裝體使用導(dǎo)電結(jié)構(gòu)(例如銅柱狀凸塊(copper pillar bump))以將半導(dǎo)體裝置連接至基座,其中該導(dǎo)電結(jié)構(gòu)接觸該導(dǎo)線(xiàn)。在本專(zhuān)利技術(shù)的另一個(gè)實(shí)施方式中，上述半導(dǎo)體封裝可為使用接合線(xiàn)技術(shù)的封裝，以將半導(dǎo)體裝置連接至基座。舉例來(lái)說(shuō)，該半導(dǎo)體裝置可通過(guò)導(dǎo)電結(jié)構(gòu)安置(mounted)于導(dǎo)線(xiàn)上。圖1顯示本專(zhuān)利技術(shù)實(shí)施方式的半導(dǎo)體封裝500a的剖面示意圖。請(qǐng)參考圖1，上述半導(dǎo)體封裝500a可包括基座200，上述基座200具有裝置貼附面(device attach surface) 214。在本專(zhuān)利技術(shù)的實(shí)施方式中，基座200,例如為印刷電路板(print circuit board, PCB),可由聚丙烯(polypropylene, PP)來(lái)形成。請(qǐng)注意基座200可為單一層(single layer)結(jié)構(gòu)或多層(multilayer)結(jié)構(gòu)。多個(gè)導(dǎo)線(xiàn)202a，內(nèi)嵌于基座200中。在本專(zhuān)利技術(shù)的實(shí)施方式中，導(dǎo)線(xiàn)202a可包括信號(hào)線(xiàn)部分(segment)或接地線(xiàn)部分，上述信號(hào)線(xiàn)或接地線(xiàn)可用于半導(dǎo)體裝置300的輸入/輸出(input/output, 1/0)連接,其中半導(dǎo)體裝置300直接安置(mounted)于基座200之上。因此，每一個(gè)導(dǎo)線(xiàn)202a具有作為基座200的墊區(qū)的部分。在此實(shí)施方式中，導(dǎo)線(xiàn)202a的寬度Wl設(shè)計(jì)為大于5 μ m。然而，應(yīng)注意導(dǎo)線(xiàn)的寬度Wl并無(wú)限制。對(duì)于不同的設(shè)計(jì)，如果有需要的話(huà)，導(dǎo)線(xiàn)的寬度Wl可以小于5 μ m。半導(dǎo)體裝置300可通過(guò)接合工藝用面向基座200的主動(dòng)表面(active surface)安置于基座200的裝置貼附面214上。在本專(zhuān)利技術(shù)的一個(gè)實(shí)施方式中，半導(dǎo)體裝置300可包括芯片(die)、被動(dòng)組件(passive component)、封裝(package)或晶圓級(jí)封裝(wafer levelpackage)。在此實(shí)施方式中，半導(dǎo)體裝置300可為覆晶封裝體(flip chip package)。半導(dǎo)體裝置300的電路設(shè)置于上述主動(dòng)表面上，且金屬焊墊304設(shè)置于上述電路的頂部上。上述半導(dǎo)體裝置300的上述電路通過(guò)設(shè)置于半導(dǎo)體裝置300的主動(dòng)表面上的多個(gè)導(dǎo)電結(jié)構(gòu)222互連至基座200的電路。然而，應(yīng)注意，如圖1所示的導(dǎo)電結(jié)構(gòu)222僅為實(shí)施方式，而并非用以限定本專(zhuān)利技術(shù)。如圖1所示，半導(dǎo)體裝置300可包括半導(dǎo)體主體301，位于上述半導(dǎo)體主體301上(overlying)的金屬焊墊304，以及覆蓋金屬焊墊304的絕緣層302。在此實(shí)施方式中，半導(dǎo)體主體301可包括但不限于半導(dǎo)體基板、形成于上述半導(dǎo)體基板的主要表面(mainsurface)上的電路裝置、層間介電層(inter-layer dielectric layers, ILD layers)和互連結(jié)構(gòu)。在本專(zhuān)利技術(shù)的一個(gè)實(shí)施方式中，上述互連結(jié)構(gòu)可包括多個(gè)金屬層、與金屬層交錯(cuò)堆疊(laminate)的多個(gè)介電層，以及穿過(guò)位于半導(dǎo)體基板上的該多個(gè)介電層的多個(gè)通孔插塞(Via)0上述金屬焊墊304可包括上述互連結(jié)構(gòu)的上述金屬層的最上層金屬層。在本專(zhuān)利技術(shù)的一個(gè)實(shí)施方式中，絕緣層302可以為單一層結(jié)構(gòu)或多層結(jié)構(gòu)，以及絕緣層302可包括但不限于氮化娃、氧化娃、氮氧化娃、聚酰亞胺(polyimide)或上述任意組合。并且，絕緣層302可具有應(yīng)力緩沖和絕緣的功能。在本專(zhuān)利技術(shù)的一個(gè)實(shí)施方式中，金屬焊墊304可本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種半導(dǎo)體封裝，其特征在于，包括：導(dǎo)線(xiàn)，內(nèi)嵌于基座中；以及半導(dǎo)體裝置，通過(guò)導(dǎo)電結(jié)構(gòu)安置于該導(dǎo)線(xiàn)上。
【技術(shù)特征摘要】
2012.07.31 US 61/677,835;2012.12.20 US 13/721,9831.一種半導(dǎo)體封裝，其特征在于，包括: 導(dǎo)線(xiàn)，內(nèi)嵌于基座中；以及 半導(dǎo)體裝置，通過(guò)導(dǎo)電結(jié)構(gòu)安置于該導(dǎo)線(xiàn)上。2.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)線(xiàn)的寬度大于5μ m。3.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)線(xiàn)具有頂面，該頂面位于該基座的表面的上方、下方或?qū)R該基座的該表面。4.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，進(jìn)一步包括: 底膠填充材料，位于該基座和該半導(dǎo)體裝置之間。5.根據(jù)權(quán)利要求4項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該底膠填充材料包括毛細(xì)底膠填充材料、成型底膠填充材料、非導(dǎo)電性絕緣膠、非導(dǎo)電性絕緣膜或上述組合。6.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，進(jìn)一步包括: 絕緣層，具有開(kāi)口，該絕緣層設(shè)置于該基座上且位于該基座的裝置貼附面的上方，其中該導(dǎo)線(xiàn)從該開(kāi)口中暴露出來(lái)。7.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電結(jié)構(gòu)接觸該導(dǎo)線(xiàn)。8.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電結(jié)構(gòu)僅接觸該導(dǎo)線(xiàn)的頂面。9.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電結(jié)構(gòu)包裹該導(dǎo)線(xiàn)的頂面和側(cè)壁的一部分。10.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電結(jié)構(gòu)連接該基座的至少一個(gè)部分。11.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電結(jié)構(gòu)包括導(dǎo)電凸塊結(jié)構(gòu)、導(dǎo)線(xiàn)結(jié)構(gòu)或?qū)щ娦院齽┙Y(jié)構(gòu)。12.根據(jù)權(quán)利要求11項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電凸塊結(jié)構(gòu)包括銅凸塊結(jié)構(gòu)或焊錫凸塊結(jié)構(gòu)。13.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電結(jié)構(gòu)由金屬堆疊構(gòu)成，該金屬堆疊包括凸塊下金屬層、銅層和焊錫蓋層。14.根據(jù)權(quán)利要求13項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電結(jié)構(gòu)進(jìn)一步包括導(dǎo)電緩沖層，位于該銅層和該焊錫蓋層之間。15.根據(jù)權(quán)利要求1項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該半導(dǎo)體裝置包括芯片、被動(dòng)組件、封裝或晶圓級(jí)封裝。16.如申請(qǐng)專(zhuān)利范圍第I項(xiàng)所述的半導(dǎo)體封裝，其特征在于，該基座包括單一層結(jié)構(gòu)或多層結(jié)構(gòu)。17.一種半導(dǎo)體封裝，其特征在于，包括: 導(dǎo)線(xiàn)，該導(dǎo)線(xiàn)的頂面和側(cè)壁的至少一個(gè)部分連接至基座；以及 半導(dǎo)體裝置，通過(guò)導(dǎo)電結(jié)構(gòu)安置于該導(dǎo)線(xiàn)上。18.一種半導(dǎo)體封裝基座的制造方...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：林子閎，許文松，于達(dá)人，張垂弘，
申請(qǐng)(專(zhuān)利權(quán))人：聯(lián)發(fā)科技股份有限公司，
類(lèi)型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。