互連結構的制作方法技術

一種互連結構的制作方法，包括：在半導體襯底內形成淺溝槽，在淺溝槽內形成氧化物；在氧化物上形成刻蝕阻擋層，淺溝槽被刻蝕阻擋層及氧化物填滿；形成有源區；在有源區及刻蝕阻擋層上形成層間介質層，對層間介質層進行干法刻蝕，形成暴露出部分有源區及部分刻蝕阻擋層的溝槽；向溝槽內填充金屬。在過刻蝕層間介質層的情況下，刻蝕阻擋層可以阻止等離子體對淺溝槽內氧化物的刻蝕，防止了溝槽的最低點低于有源區的最低點，從而避免了漏電的產生。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域中的互連工藝，特別是涉及一種。
技術介紹
在半導體襯底上形成半導體器件(包括有源器件及無源器件)之后，需在半導體襯底上形成互連結構以將各個半導體器件相互連接起來以形成集成電路(IC)。隨著集成電路技術的不斷進步，半導體技術已經進入20nm技術節點，這給互連結構的制作工藝帶來了新的挑戰:光刻及刻蝕的難度越來越大。為此，業界提出了一種互連結構，此互連結構的形成方法為:如圖1所示，提供半導體襯底1，在半導體襯底I內形成淺溝槽隔離結構(STI) 2及有源區3 ;在半導體襯底1、淺溝槽隔離結構2及有源區3上形成層間介質層(ILD) 4，對層間介質層4進行干法刻蝕，形成暴露出部分有源區3上表面31及部分淺溝槽隔離結構2上表面的第一溝槽51，在過刻蝕層間介質層4的情況下，等離子體會繼續刻蝕淺溝槽隔離結構2，形成暴露出有源區3側壁32的第二溝槽52，第一溝槽51與第二溝槽52連通并構成溝槽5，溝槽5縱向延伸并連接到半導體襯底I上的其它有源區(未圖示)；如圖2所示，在有源區3的上表面31及側壁32上形成金屬硅化物6，向圖1中的溝槽5內填充金屬7，形成互連結構。但是，上述存在一些缺陷:在過刻蝕形成第二溝槽52的過程中，很容易導致第二溝槽52的深度大于有源區3的結深，即溝槽5的最低點低于有源區3的最低點，造成漏電；另外，當第二溝槽52的深度大于有源區3的結深時，有源區3的整個側壁32會暴露在第二溝槽52中，在形成金屬硅化物6的過程中，有源區3的整個側壁32上會形成金屬硅化物，進一步造成漏電的產生。
技術實現思路
本專利技術要解決的技術問題是提供一種，以減少漏電的產生。為解決上述技術問題，本專利技術提供了一種，包括:在半導體襯底內形成淺溝槽，在所述淺溝槽內形成氧化物；在所述氧化物上形成刻蝕阻擋層，所述淺溝槽被所述刻蝕阻擋層及氧化物填滿；形成有源區，所述有源區與所述淺溝槽的側壁接觸；在所述有源區、刻蝕阻擋層及半導體襯底上形成層間介質層，對所述層間介質層進行干法刻蝕，形成暴露出部分所述有源區及部分刻蝕阻擋層的溝槽；向所述溝槽內填充金屬。可選地，所述氧化物的材料為氧化硅。可選地，所述刻蝕阻擋層的材料為氮化硅。可選地，所述層間介質層的材料為氧化硅。可選地，在所述氧化物上形成刻蝕阻擋層之后并形成有源區之前，還包括:在半導體襯底上形成偽柵極；在所述偽柵極兩側形成側墻；形成所述層間介質層之后并形成所述溝槽之前，還包括:去除所述偽柵極，在所述偽柵極所在位置形成開口 ；向所述開口內填充高K介電材料及柵極金屬。另外，為解決上述問題，本專利技術還提供了另一種，包括:在半導體襯底內形成淺溝槽，在所述淺溝槽內形成氧化物；在所述氧化物上形成刻蝕阻擋層，在所述刻蝕阻擋層上形成保護層，所述淺溝槽被所述保護層、刻蝕阻擋層及氧化物填滿；形成有源區，所述有源區與所述淺溝槽的側壁接觸；在所述有源區、刻蝕阻擋層及保護層上形成層間介質層，對所述層間介質層及保護層進行干法刻蝕，形成暴露出部分所述有源區及部分刻蝕阻擋層的溝槽；向所述溝槽內填充金屬。可選地，所述氧化物的材料為氧化硅。可選地，所述刻蝕阻擋層的材料為氮化硅。可選地，所述保護層的材料為氧化硅。可選地，所述層間介質層的材料為氧化硅。可選地，在形成所述保護層之后并形成有源區之前，還包括:在襯底上形成偽柵極；在所述偽柵極兩側形成側墻；形成所述層間介質層之后并形成所述溝槽之前，還包括:去除所述偽柵極，在所述偽柵極所在位置形成開口 ；向所述開口內填充高K介電材料及柵極金屬。本專利技術所提供的包括:在半導體襯底內形成淺溝槽，在淺溝槽內形成氧化物；在氧化物上形成刻蝕阻擋層，淺溝槽被刻蝕阻擋層及氧化物填滿；形成有源區；在有源區及刻蝕阻擋層上形成層間介質層，對層間介質層進行干法刻蝕，形成暴露出部分有源區及部分刻蝕阻擋層的溝槽；向溝槽內填充金屬。在過刻蝕層間介質層的情況下，刻蝕阻擋層可以阻止等離子體對淺溝槽內氧化物的刻蝕，防止了溝槽的最低點低于有源區的最低點，從而避免了漏電的產生。另外，考慮到刻蝕層間介質層之前的某些工藝步驟可能會刻蝕淺溝槽內的刻蝕阻擋層，以致在刻蝕層間介質層形成溝槽時淺溝槽內的刻蝕阻擋層已經被刻蝕完或刻蝕阻擋層的剩余厚度很小，這樣刻蝕阻擋層無法起到刻蝕阻擋的作用，也就無法避免漏電的產生。因此，為了避免上述缺陷可能發生，可在刻蝕阻擋層上形成保護層，使淺溝槽被保護層、刻蝕阻擋層及氧化物填滿，所述保護層可以防止刻蝕層間介質層之前的某些工藝步驟刻蝕淺溝槽內的刻蝕阻擋層，這樣，在刻蝕層間介質層以形成溝槽的過程中刻蝕阻擋層可以起到良好的刻蝕阻擋作用，避免了漏電的產生。【附圖說明】圖1至圖2是一種互連結構在不同制作階段的剖視圖；圖3是本專利技術的實施方式一中互連結構的制作流程圖；圖4至圖10是圖3所示流程的一個實施例中互連結構在不同制作階段的剖視圖；圖11是本專利技術的實施方式二中互連結構的制作流程圖；圖12至圖20是圖11所示流程的一個實施例中互連結構在不同制作階段的剖視圖。【具體實施方式】下面結合附圖，通過具體實施例，對本專利技術的技術方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本專利技術的可實施方式的一部分，而不是其全部。根據這些實施例，本領域的普通技術人員在無需創造性勞動的前提下可獲得的所有其它實施方式，都屬于本專利技術的保護范圍。實施方式一圖3是本專利技術的實施方式一中互連結構的制作流程圖，圖4至圖10是圖3所示流程的一個實施例中互連結構在不同制作階段的剖視圖，下面將圖3及圖4至圖10結合起來對本專利技術的技術方案進行詳細說明。首先執行圖3中的步驟S1:在半導體襯底內形成淺溝槽，在淺溝槽內形成氧化物。如圖4所示，提供半導體襯底10，在半導體襯底10上形成隔離氧化層11、位于隔離氧化層11上的拋光阻擋層12，在拋光阻擋層12上形成圖形化光刻膠層(未圖示)，圖形化光刻膠層用于定義淺溝槽在半導體襯底10內的位置。以圖形化光刻膠層為掩模對拋光阻擋層12、隔離氧化層11及半導體襯底10進行刻蝕，在半導體襯底10內形成淺溝槽13。然后，去除殘余的圖形化光刻膠層。作為一個具體實施例，可利用熱氧化法形成隔離氧化層11。作為一個具體實施例，可利用低壓化學氣相沉積(LPCVD)法形成拋光阻擋層12，且拋光阻擋層12的材料為氮化硅。作為一個具體實施例，可利用干法刻蝕形成淺溝槽13。如圖5所示，在淺溝槽13及拋光阻擋層12上形成氧化物，所述氧化物填充在整個淺溝槽13內。對所述氧化物進行化學機械研磨(CMP)處理直至暴露出拋光阻擋層12。去除一定厚度的所述氧化物，所述氧化物變為氧化物14，殘留在淺溝槽13內的氧化物14的厚度小于淺溝槽13的深度，換言之，氧化物14未填充滿整個淺溝槽13。作為一個具體實施例，氧化物14可為氧化硅，氧化硅利用化學氣相沉積法形成，可利用氫氟酸(HF)來去除所述一定厚度的氧化物。接著執行圖3中的步驟S2:在氧化物上形成刻蝕阻擋層，淺溝槽被刻蝕阻擋層及氧化物填滿。如圖6所示，在拋光阻擋層12及氧化物14上形成刻蝕阻擋層15，淺溝槽13被刻蝕阻擋層15及氧化物14填充滿。作為一個具體實施例，可利用化學氣相沉積或原子層沉積法形成刻蝕阻擋層15。如圖7所示，去除淺溝槽13外多余的刻蝕阻擋層(即拋光阻擋層上的刻蝕阻擋本文檔來自技高網...

【技術保護點】
一種互連結構的制作方法，其特征在于，包括：在半導體襯底內形成淺溝槽，在所述淺溝槽內形成氧化物；在所述氧化物上形成刻蝕阻擋層，所述淺溝槽被所述刻蝕阻擋層及氧化物填滿；形成有源區，所述有源區與所述淺溝槽的側壁接觸；在所述有源區、刻蝕阻擋層及半導體襯底上形成層間介質層，對所述層間介質層進行干法刻蝕，形成暴露出部分所述有源區及部分刻蝕阻擋層的溝槽；向所述溝槽內填充金屬。

【技術特征摘要】
1.一種互連結構的制作方法，其特征在于，包括: 在半導體襯底內形成淺溝槽，在所述淺溝槽內形成氧化物； 在所述氧化物上形成刻蝕阻擋層，所述淺溝槽被所述刻蝕阻擋層及氧化物填滿； 形成有源區，所述有源區與所述淺溝槽的側壁接觸； 在所述有源區、刻蝕阻擋層及半導體襯底上形成層間介質層，對所述層間介質層進行干法刻蝕，形成暴露出部分所述有源區及部分刻蝕阻擋層的溝槽； 向所述溝槽內填充金屬。2.根據權利要求1所述的方法，其特征在于，所述氧化物的材料為氧化硅。3.根據權利要求1所述的方法，其特征在于，所述刻蝕阻擋層的材料為氮化硅。4.根據權利要求3所述的方法，其特征在于，所述層間介質層的材料為氧化硅。5.根據權利要求1所述的方法，其特征在于，在所述氧化物上形成刻蝕阻擋層之后并形成所述有源區之前，還包括:在半導體襯底上形成偽柵極；在所述偽柵極兩側形成側墻； 形成所述層間介質層之后并形成所述溝槽之前，還包括:去除所述偽柵極，在所述偽柵極所在位置形成開口 ；向所述開口內填充高K介電材料及柵極金屬。6.—種互連結構的制作方法，其特征在于，包括: ...

【專利技術屬性】
技術研發人員：卜偉海，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：