一種半導體器件的電可編程熔絲結構制造技術

本發明專利技術涉及一種半導體器件的電可編程熔絲結構，包括：熔絲元件；與所述熔絲元件互連的第一端部和第二端部；所述第一端部和所述第二端部與所述熔絲元件的連接部位呈三角形狀，且連接部位處所述第一端部和第二端部邊緣與所述熔絲元件的邊緣形成的鈍角為135°，其中所述第一端部和第二端部上各具有四個矩形接觸孔，形成2×2的接觸陣列，用于電連接。本發明專利技術所述的熔絲結構能夠非常容易的獲得高而且一致的最終電阻，由此避免了斷裂或者凝聚的有害影響并避免了相鄰器件之間的損害，本發明專利技術所述結構有利于允許較低的編程電壓、電流和/或編程時間。

【技術實現步驟摘要】
—種半導體器件的電可編程熔絲結構
本專利技術涉及半導體領域，具體地，本專利技術涉及一種半導體器件的電可編程熔絲結構。
技術介紹
在包括CMOS的集成電路中，通常希望能夠永久的存儲信息，后者在制造后形成集成電路的永久連接。通常可以選用可熔連接的熔絲或者器件實現所述目的。例如，熔絲也可以用于編程冗余元件，以替代同一失效元件。此外，熔絲可用于存儲芯片標識或其他這樣的信息，或用于通過調節通路的電阻來調節電路速度。所述熔絲器件中的一類是通過激光編程或燒斷的，以在半導體器件被處理和鈍化之后斷開連接，此類熔絲器件需要激光精確對準熔絲器件上，精度要求很高，不然則會造成相鄰器件的損壞；此外，該類熔絲器件不能和許多最新工藝技術一起使用。目前，在半導體器件中所使用的大都為電編程熔絲結構(ElectricallyProgrammable Fuse Structure, E-fuse), E-fuse的一次性電編程熔絲由于其提供的電路和系統設計靈活性被普遍應用。甚至在將集成電路芯片封裝和安裝在系統中之后也可以對E-fuse編程。E-fuse還可以提供對電路設計的自由改變，后者解決產品壽命中可能出現的各種問題。相對于燒蝕型熔絲E-fuse更小，因而具有電路密度優勢。盡管E-fuse具有上述種種優點，但是也存在有弊端，例如現在E-fuse通常需要超過標準電源電壓的電壓來編程，但隨著技術發展工作電壓迅速減小，所以獲得編程E-fuse的太高的電壓會加重技術中的電工作限制，而且目前E-fuse的電阻也會發生變化，給E-fuse的應用帶來很多問題。為了使E-fuse更好的在芯片產業中得到更廣泛的應用，目前需要解決的問題是需要降低E-fuse的編程電壓以及電流。
技術實現思路
在
技術實現思路
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本專利技術的
技術實現思路
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。本專利技術為了克服目前存在問題，提供了一種半導體器件的電可編程熔絲結構，包括:熔絲元件；與所述熔絲元件互連的第一端部和第二端部；所述第一端部和所述第二端部與所述熔絲元件的連接部位呈三角形狀，且連接部位處所述第一端部和第二端部邊緣與所述熔絲元件的邊緣形成的鈍角為135°，其中所述第一端部和第二端部上各具有四個矩形接觸孔，形成2X2的接觸陣列，用于電連接。作為優選,所述熔絲元件包括:絕緣層，位于半導體襯底上；柵氧化層，位于所述絕緣層上；多晶硅層，位于所述柵氧化層上；硅化物層，位于所述多晶硅層上；氮化物覆層，位于所述硅化物層上。作為優選，所述絕緣層為氧化物層。作為優選，所述硅化物層為硅化鈷層。作為優選，所述多晶硅層為P型摻雜或N型摻雜。作為優選，所述熔絲元件中用于連接所述第一端部和所述第二端部的區域的寬度為 60_100nm。作為優選，所述熔絲元件中用于連接所述第一端部和所述第二端部的區域的長度是所述寬度的4-10倍。作為優選，所述第一端部為陰極或陽極，所述第二端部對應的為陽極或者陰極。在未編程狀態下，所述熔絲連接的電阻由柵氧化層、多晶硅層以及上面的硅化物層各自的電阻并聯而成，在本專利技術的一【具體實施方式】中所提供的初始電阻為80-150歐姆，一般優選小于100歐姆，小于現有的相當尺寸的熔絲可獲得電阻，然后通過接觸孔104在導電熔絲連接區域101上施加電位，所述電壓一般為0.9-2.5伏，同時也會在所述熔絲上產生能耗，熔絲元件連接上的能耗增加了熔絲連接的電阻。由于例如晶體硅的多晶硅層沒有例如晶界的缺陷，因此可以非常有效的實現編程，從而也使得本專利技術的E-fuse非常具有能效，由此需要較小的面積支持電路。本專利技術所述的熔絲結構能夠非常容易的獲得高而且一致的最終電阻，由此避免了斷裂或者凝聚的有害影響并避免了相鄰器件之間的損害，本專利技術所述結構有利于允許較低的編程電壓、電流和/或編程時間。【附圖說明】本專利技術的下列附圖在此作為本專利技術的一部分用于理解本專利技術。附圖中示出了本專利技術的實施例及其描述，用來解釋本專利技術的裝置及原理。在附圖中，圖1為本專利技術中所述電可編程熔絲俯視圖；圖2為本專利技術所述電可編程熔絲截面圖。【具體實施方式】在下文的描述中，給出了大量具體的細節以便提供對本專利技術更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本專利技術可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本專利技術發生混淆，對于本領域公知的一些技術特征未進行描述。為了徹底理解本專利技術，將在下列的描述中提出詳細的描述，以說明本專利技術所述半導體器件的電可編程熔絲結構。顯然，本專利技術的施行并不限于半導體領域的技術人員所熟習的特殊細節。本專利技術的較佳實施例詳細描述如下，然而除了這些詳細描述外，本專利技術還可以具有其他實施方式。應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據本專利技術的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。現在，將參照附圖更詳細地描述根據本專利技術的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本專利技術的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，夸大了層和區域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。本專利技術提供了一種半導體器件的電可編程熔絲結構，包括:熔絲元件；與所述熔絲元件互連的第一端部和第二端部；所述第一端部和所述第二端部與所述熔絲元件的連接部位呈三角形狀，且連接部位處所述第一端部和第二端部邊緣與所述熔絲元件的邊緣形成的鈍角為135°，其中所述第一端部和第二端部上各具有四個矩形接觸孔，形成2X2的接觸陣列，用于電連接。具體地，如圖1所示，所述電可編程熔絲結構包括第一端部102和第二端部103，并通過所述熔絲元件101連接；其中所述第一端部102和第二端部103中具有多個接觸孔104，所述接觸孔用于與所述第一端部102和第二端部103底部的多晶硅電連接，其中所述接觸孔規則排列形成接觸孔陣列，例如圖1中所示第一端部102和第二端部103中具有兩排矩形接觸孔，每排兩個，形成2X2的接觸孔陣列；所述設置僅僅是示例性的，本專利技術并不僅僅局限于所述設置。作為優選，由于所述第一端部102和第二端部103上由于設置多個接觸孔，因此，所述第一端部102和第二端部103的寬度要大于所述熔絲元件。作為優選，在本專利技術中所述第一端部和所述第二端部與所述熔絲元件連接部位呈三角形狀，而遠離熔絲元件的一端為矩形，為了方便理解可以將所述第一端部和第二端部看成是一個矩形加上一個三角形而形成的圖形，其中所述三角形的一段與所述熔絲元件相連接，并且在所述第一端部、第二端部與所述熔絲元件相接觸的地方，所述第一端部和第二端部邊緣與所述熔絲元件的邊緣形成的鈍角為135°本文檔來自技高網...

【技術保護點】
一種半導體器件的電可編程熔絲結構，包括：熔絲元件；與所述熔絲元件互連的第一端部和第二端部；所述第一端部和所述第二端部與所述熔絲元件的連接部位呈三角形狀，且連接部位處所述第一端部和第二端部邊緣與所述熔絲元件的邊緣形成的鈍角為135°，其中所述第一端部和第二端部上各具有四個矩形接觸孔，形成2×2的接觸陣列，用于電連接。

【技術特征摘要】
1.一種半導體器件的電可編程熔絲結構，包括:熔絲元件；與所述熔絲元件互連的第一端部和第二端部；所述第一端部和所述第二端部與所述熔絲元件的連接部位呈三角形狀，且連接部位處所述第一端部和第二端部邊緣與所述熔絲元件的邊緣形成的鈍角為135°，其中所述第一端部和第二端部上各具有四個矩形接觸孔，形成2 X 2的接觸陣列，用于電連接。2.根據權利要求1所述的電可編程熔絲結構，其特征在于，所述熔絲元件包括:絕緣層，位于半導體襯底上；柵氧化層，位于所述絕緣層上；多晶硅層，位于所述柵氧化層上；硅化物層，位于所述多晶硅層上；氮化物覆層，位于所述硅化物層上。3.根據權利要求2所述的電可編程熔絲結構，...

【專利技術屬性】
技術研發人員：陳建奇，何學緬，吳永玉，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：