一種信號偏移校準方法和裝置制造方法及圖紙

本發(fā)明專利技術(shù)公開一種信號偏移校準方法和裝置，涉及電子信息技術(shù)領域，能夠以較低成本有效實現(xiàn)對信號偏移的校準。所述方法包括：分別對M路并行校準信號進行移位操作，以使移位后的M路所述并行校準信號等于同一預設信號，其中，每路并行校準信號為N位，M和N均為大于1的整數(shù)；根據(jù)對M路所述并行校準信號的移位，分別對M路并行輸入信號進行相應的移位，以校準所述M路并行輸入信號間的偏移。本發(fā)明專利技術(shù)適用于各種信號采集和處理技術(shù)中。

【技術(shù)實現(xiàn)步驟摘要】
一種信號偏移校準方法和裝置
本專利技術(shù)涉及電信
，特別涉及一種信號偏移校準方法和裝置。
技術(shù)介紹
隨著通信技術(shù)的發(fā)展，對于高速信號的采集和處理越來越普及。目前，高速多通道信號同步采樣的速率可能高達數(shù)GHz，采樣獲得的數(shù)據(jù)進行存儲或分析時，對實時性和通道間的同步性要求非常高。然而，由于布線長度、走線阻抗、通孔數(shù)量、信號傳輸速度和器件差異等等多種原因，通道間信號傳輸延時存在著偏差，在進行存儲和分析前，必須對這種延時偏差進行校準，使其降低到可接受的程度。對于通道間的延時校準，第一種傳統(tǒng)方法是通過前期設計保證通道間有非常高的同步精度，補償布線長度、走線阻抗、通孔數(shù)量、信號傳輸速度等因素導致的延時差異，但是這對設計者的要求非常高，設計難度大，導致成本高。第二種傳統(tǒng)方法是為每一路輸入通道加入延時芯片，向所有通道發(fā)送校準信號，然后根據(jù)FPGA（Field－ProgrammableGateArray，現(xiàn)場可編程門陣列）接收到的校準信號之間的延時，調(diào)整延時芯片。這種方式雖然能夠靈活的調(diào)整每一路信號的延時，但卻需要大量額外的延遲芯片，因此會增加設備電路的復雜度、功耗和成本。
技術(shù)實現(xiàn)思路
本專利技術(shù)要解決的技術(shù)問題是提供一種信號偏移校準方法和裝置，能夠以較低成本有效實現(xiàn)對信號偏移的校準。為達上述目的，本專利技術(shù)提供一種信號偏移校準方法，包括：分別對M路并行校準信號進行移位操作，以使移位后的M路所述并行校準信號等于同一預設信號，其中，每路并行校準信號為N位，M和N均為大于1的整數(shù)；根據(jù)對M路所述并行校準信號的移位，分別對M路并行輸入信號進行相應的移位，以校準所述M路并行輸入信號間的偏移。可選的，所述分別對所述M路并行校準信號進行移位操作，以使移位后的M路所述并行校準信號等于同一預設信號具體包括：分別將M路所述并行校準信號與預設的一組匹配碼進行匹配比較，各所述匹配碼與形成所述預設信號所需要的移位位數(shù)相對應；將每路所述并行校準信號分別左移0位至N-1位，以形成N個移位校準信號，所述移位校準信號的末位由所述并行校準信號的下一時刻的數(shù)據(jù)的最高位依次左移補充；根據(jù)所述匹配比較的結(jié)果，從所述N個移位校準信號中選擇一個輸出，以使輸出的所述移位校準信號等于所述預設信號。可選的，所述分別將所述M路并行校準信號與預設的一組匹配碼進行匹配比較具體包括：確定所述M路并行校準信號與所述一組匹配碼中的哪個匹配碼相等，并設置對應的標志位；所述根據(jù)所述匹配比較的結(jié)果，從所述N個移位校準信號中選擇一個輸出具體包括：根據(jù)設置的所述標志位從所述N個移位校準信號中選擇一個輸出。具體的，所述并行校準信號存儲于第一寄存器，所述并行校準信號的下一時刻的數(shù)據(jù)存儲于第二寄存器；所述將每路所述并行校準信號分別左移0位至N-1位，以形成N個移位校準信號，所述移位校準信號的末位由所述并行校準信號的下一時刻的數(shù)據(jù)的最高位依次左移補充具體包括：通過所述第一寄存器和所述第二寄存器，將每路所述并行校準信號分別左移0位至N-1位，以形成N個移位校準信號，所述移位校準信號的末位由所述并行校準信號的下一時刻的數(shù)據(jù)的最高位依次左移補充。進一步的，在所述分別對M路并行校準信號進行移位操作之前，所述方法還包括：使用M路串行校準信號分別表示接收到的校準脈沖；將所述M路串行校準信號分別轉(zhuǎn)換為M路并行校準信號。另一方面，本專利技術(shù)的實施例還提供一種信號偏移校準裝置，包括：校準移位部，用于分別對M路并行校準信號進行移位操作，以使移位后的M路所述并行校準信號等于同一預設信號，其中，每路并行校準信號為N位，M和N均為大于1的整數(shù)；信號移位部，用于根據(jù)對M路所述并行校準信號的移位，分別對M路并行輸入信號進行相應的移位，以校準所述M路并行輸入信號間的偏移。可選的，所述校準移位部具體包括：匹配單元，用于分別將M路所述并行校準信號與預設的一組匹配碼進行匹配比較，各所述匹配碼與形成所述預設信號所需要的移位位數(shù)相對應；移位單元，用于將每路所述并行校準信號分別左移0位至N-1位，以形成N個移位校準信號，所述移位校準信號的末位由所述并行校準信號的下一時刻的數(shù)據(jù)的最高位依次左移補充；選擇單元，分別與所述匹配單元和所述移位單元相連，用于根據(jù)所述匹配單元的匹配比較結(jié)果，從所述移位單元形成的N個移位校準信號中選擇一個輸出，以使輸出的所述移位校準信號等于所述預設信號。可選的，所述匹配單元，具體用于確定所述M路并行校準信號與所述一組匹配碼中的哪個匹配碼相等，并設置對應的標志位；所述選擇單元，具體用于根據(jù)所述匹配單元設置的所述標志位，從所述N個移位校準信號中選擇一個輸出。具體的，所述移位單元包括第一寄存器和第二寄存器，所述并行校準信號存儲于所述第一寄存器，所述并行校準信號的下一時刻的數(shù)據(jù)存儲于第二寄存器；所述移位單元，具體用于：通過所述第一寄存器和所述第二寄存器，將每路所述并行校準信號分別左移0位至N-1位，以形成N個移位校準信號，所述移位校準信號的末位由所述并行校準信號的下一時刻的數(shù)據(jù)的最高位依次左移補充。進一步地，所述裝置還包括：串行部，用于使用M路串行校準信號分別表示接收到的校準脈沖；串并轉(zhuǎn)換部，與所述串行部相連，用于將所述M路串行校準信號分別轉(zhuǎn)換為M路并行校準信號。可選的，所述裝置由現(xiàn)場可編程門陣列實現(xiàn)。本專利技術(shù)的實施例提供的信號偏移校準方法和裝置，能夠?qū)路并行校準信號分別進行移位操作，移位后的各路并行校準信號都等于同一預設信號，從而使這M路并行校準信號被同步；然后根據(jù)對該并行校準信號的移位，分別對M路并行輸入信號進行相應的移位，從而能夠校準所述M路并行輸入信號間的偏移，整個過程只需進行簡單的移位操作、簡便易行，且無需延時芯片，以較低的成本簡單有效地實現(xiàn)了信號偏移的校準。附圖說明圖1是本專利技術(shù)實施例提供的信號偏移校準方法的一種流程圖；圖2是本專利技術(shù)實施例提供的信號偏移校準裝置的一種結(jié)構(gòu)示意圖；圖3是本專利技術(shù)實施例提供的信號偏移校準裝置的另一種結(jié)構(gòu)示意圖；圖4是本專利技術(shù)實施例提供的信號偏移校準裝置的另一種結(jié)構(gòu)示意圖。具體實施方式下面結(jié)合附圖和實施例，對本專利技術(shù)的具體實施方式作進一步詳細描述。以下實施例用于說明本專利技術(shù)，但不用來限制本專利技術(shù)的范圍。如圖1所示，本專利技術(shù)的實施例提供一種信號偏移校準方法，包括：S11，分別對M路并行校準信號進行移位操作，以使移位后的M路所述并行校準信號等于同一預設信號，其中，每路并行校準信號為N位，M和N均為大于1的整數(shù)；S12，根據(jù)對M路所述并行校準信號的移位，分別對M路并行輸入信號進行相應的移位，以校準所述M路并行輸入信號間的偏移。本專利技術(shù)的實施例提供的信號偏移校準方法，能夠?qū)路并行校準信號分別進行移位操作，移位后的各路并行校準信號都等于同一預設信號，從而使這M路并行校準信號被同步；根據(jù)對該并行校準信號的移位，分別對M路并行輸入信號進行相應的移位，從而能夠校準所述M路并行輸入信號間的偏移，整個過程只需進行簡單的移位操作、簡便易行，且無需延時芯片，以較低的成本簡單有效地實現(xiàn)了信號偏移的校準。在很多數(shù)字信號處理芯片或可編程邏輯結(jié)構(gòu)中，數(shù)據(jù)都是通過并行處理來達到更高的數(shù)據(jù)處理效率的。但是，由于布線長度、走線阻抗、通孔數(shù)量、信號傳輸速度和器件差異等原因，這些并行數(shù)據(jù)往往會產(chǎn)生偏移而不能保證相互同步。本實施例對各路并行數(shù)據(jù)進行本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種信號偏移校準方法，其特征在于，包括：分別對M路并行校準信號進行移位操作，以使移位后的M路所述并行校準信號等于同一預設信號，其中，每路并行校準信號為N位，M和N均為大于1的整數(shù)；根據(jù)對M路所述并行校準信號的移位，分別對M路并行輸入信號進行相應的移位，以校準所述M路并行輸入信號間的偏移。

【技術(shù)特征摘要】
1.一種信號偏移校準方法，其特征在于，包括：分別對M路并行校準信號進行移位操作，以使移位后的M路所述并行校準信號等于同一預設信號，其中，每路并行校準信號為N位，M和N均為大于1的整數(shù)；其中，所述并行校準信號包括來自外部設備的校準脈沖；所述并行校準信號包括表征外部校準脈沖的一段高電平信號或低電平信號；根據(jù)對M路所述并行校準信號的移位，分別對M路并行輸入信號進行相應的移位，以校準所述M路并行輸入信號間的偏移。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述分別對所述M路并行校準信號進行移位操作，以使移位后的M路所述并行校準信號等于同一預設信號具體包括：分別將M路所述并行校準信號與預設的一組匹配碼進行匹配比較，各所述匹配碼與形成所述預設信號所需要的移位位數(shù)相對應；將每路所述并行校準信號分別左移0位至N-1位，以形成N個移位校準信號，所述移位校準信號的末位由所述并行校準信號的下一時刻的數(shù)據(jù)的最高位依次左移補充；根據(jù)所述匹配比較的結(jié)果，從所述N個移位校準信號中選擇一個輸出，以使輸出的所述移位校準信號等于所述預設信號。3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述分別將所述M路并行校準信號與預設的一組匹配碼進行匹配比較具體包括：確定所述M路并行校準信號與所述一組匹配碼中的哪個匹配碼相等，并設置對應的標志位；所述根據(jù)所述匹配比較的結(jié)果，從所述N個移位校準信號中選擇一個輸出具體包括：根據(jù)設置的所述標志位從所述N個移位校準信號中選擇一個輸出。4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述并行校準信號存儲于第一寄存器，所述并行校準信號的下一時刻的數(shù)據(jù)存儲于第二寄存器；所述將每路所述并行校準信號分別左移0位至N-1位，以形成N個移位校準信號，所述移位校準信號的末位由所述并行校準信號的下一時刻的數(shù)據(jù)的最高位依次左移補充具體包括：通過所述第一寄存器和所述第二寄存器，將每路所述并行校準信號分別左移0位至N-1位，以形成N個移位校準信號，所述移位校準信號的末位由所述并行校準信號的下一時刻的數(shù)據(jù)的最高位依次左移補充。5.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述分別對M路并行校準信號進行移位操作之前，所述方法還包括：使用M路串行校準信號分別表示接收到的校準脈沖；將所述M路串行校準信號分別轉(zhuǎn)...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：殷曄，常路，肇啟明，王石記，安佰岳，
申請(專利權(quán))人：北京航天測控技術(shù)有限公司，
類型：發(fā)明
國別省市：