一種具有ESD保護功能的強抗閂鎖可控LIGBT器件制造技術

本發明專利技術涉及電子技術，具體的說是涉及一種具有ESD保護功能的強抗閂鎖可控LIGBT器件。本發明專利技術的LIGBT器件，通過隔離區13將N型外延層3隔離為兩個部分，隔離區13一側的N型外延層3中設置有第一P型阱區4和N型阱區6，隔離區13另一側的N型外延層3中設置有第二P型阱區5，在第二P型阱區5中設置有相互獨立的第二N型重摻雜區22和第三N型重摻雜區23。本發明專利技術的有益效果為，在不上電情況下，通過寄生SCR泄放電流，具有很強的ESD能力；在上電情況下，LIGBT的寄生SCR不能開啟，不會發生snapback,具有高于擊穿電壓的維持電壓，因此具有很強的抗閂鎖能力。本發明專利技術尤其適用于用于ESD保護的LIGBT器件。

【技術實現步驟摘要】
—種具有ESD保護功能的強抗閂鎖可控LIGBT器件
本專利技術涉及電子技術，具體的說是涉及半導體集成電路芯片的靜電釋放(Electrostatic Discharge,簡稱為ESD)保護電路設計技術,尤指一種具有高latch up免疫力的橫向絕緣柵雙極性晶體管(Lateral Insulated Gate Transistors,簡稱LIGBT)ESD保護器件。
技術介紹
在芯片生產、封裝、測試、存放、搬運過程中，靜電放電作為一種不可避免的自然現象而普遍存在。隨著集成電路工藝特征尺寸的減小和各種先進工藝的發展，芯片被ESD現象損毀的情況越來越普遍，有關研究調查表明，集成電路失效產品的30%都是由于遭受靜電放電現象所引起的。因此，使用高性能的ESD防護器件對芯片內部電路加以保護顯得十分重要。LIGBT在相同的面積下具有很高的電流泄放能力，同時很具有高的耐壓能力，常見的LIGBT ESD保護結構有兩種，一種是在泄放電流時發生snapback現象，一種是在泄放電流時不發生snapback現象(snapback現象為驟回轉現象,是由于器件內部被擊穿后，寄生BJT的開啟，從而導致電流增加，電壓卻降低，在1-V曲線上表現會曲線回轉的現象，因此稱為驟回轉現象)。發生snapback現象的LIGBT ESD保護器件的結構如圖1所示，包括:P型襯底1、襯底上絕緣層2、N外延層3、N外延層上的P型阱區4、N外延層上的N型阱區6、場氧化層8、多晶硅柵9、薄氧化層10、用于隔離高壓器件與低壓器件的隔離區13、N型重摻雜區21、兩個P型重摻雜區31和32。絕緣層2位于P型襯底I頂部，N型外延區3位于絕緣層2的頂部，P型阱區4和N型阱區6位于N型外延區的頂部。N型重摻雜區21和第一 P型重摻雜區31位于P型阱區4的頂部，N型重摻雜區21位于第一 P型重摻雜區31和多晶硅柵9之間。第二 P型重摻雜區32位于N型阱區6的頂部，第二 P型重摻雜區32作為陽極；N型重摻雜區21和第一 P型重摻雜區31作為陰極。其結構包含一個寄生PNP三極管Ql (由第二P型重摻雜區32、N型外延和第一 P型阱區組成)、一個寄生NPN三極管Q2 (由第一 N型重摻雜區21、第一 P型阱區4和N型外延組成)以及P阱區區的寄生電阻Rb。當陽極引腳出現一正ESD電壓(即陽極為正電壓，陰極為零電位)時，N-印i/P阱結反偏，發生雪崩擊穿，擊穿電流會在RB上產生壓降，當壓降大于0.7V時，BJT Q2導通，而Q2的集電極電流將為Ql的基極提供電流，Ql導通后其集電極電流將為Q2提供基極電流，最終Ql、Q2形成正反饋，寄生的SCR結構導通以泄放ESD電流。由于LIGBT導通后寄生的SCR起作用，因此泄放能力很強，但維持電壓很小，因此在用于VDD和VSS之間的保護時，容易產生閂鎖(latch-up)現象，導致電源持續放電，最終燒壞ESD保護電路。沒有snapback現象的LIGBT ESD保護器件的結構圖與圖1相同，只是P阱的摻雜濃度高，降低了 P阱區的寄生電阻Rb，使得在導通電流時加在Rb上的電壓小于0.7V，寄生的NPN不會開啟，因此不會發生snapback現象。其TLP曲線如圖2所示，由于沒有發生snapback現象，因此具有很高的維持電壓，具有很強的抗閂鎖能力。
技術實現思路
本專利技術所要解決的，就是針對上述問題，提出一種具有ESD保護功能的強抗閂鎖可控LIGBT器件。本專利技術解決上述技術問題所采用的技術方案是:一種具有ESD保護功能的強抗閂鎖可控LIGBT器件，包括P型襯底1、位于P型襯底I上端面的絕緣層2和位于絕緣層2上端面的N型外延層3，所述N型外延層3中設置有隔離區13將N型外延層3隔離為兩個部分，所述隔離區13 —側的N型外延層3中設置有第一 P型阱區4和N型阱區6，所述第一 P型阱區4中設置有相互獨立的第一 N型重摻雜區21和第一 P型重摻雜區31，所述N型阱區6中設置有第二 P型重摻雜區32，所述N型外延層3的上端面設置場氧化層8和第一薄氧化層10，所述第一薄氧化層10與第一 P型阱區4的上端面和場氧化層8連接，所述場氧化層8與N型阱區6的上端面連接，所述第一薄氧化層10的上端面設置有第一多晶硅柵9，所述N型外延層3中設置有隔離區13，其特征在于，所述隔離區13另一側的N型外延層3中設置有相互獨立的第二 N型重摻雜區22和第三N型重摻雜區23，在第二 N型重摻雜區22和第三N型重摻雜區23之間的N型外延層3的上端面設置有第二薄氧化層12，所述第二薄氧化層12上端面設置有第二多晶硅柵11，所述第二 N型重摻雜區22和第一 P型重摻雜區31通過導線連接，所述第一多晶硅柵9與第一 N型重摻雜區21和第三N型重摻雜區23連接。具體的，所述N型外延層3還設置有第三P型重摻雜區7，所述第一 N型重摻雜區21和第一 P型重摻雜區31位于第三P型重摻雜區7中，所述第三P型重摻雜區7的摻雜深度大于第一 P型講區4。具體的，所述N型外延層3還設置有第二 P型阱區5，所述第二 N型重摻雜區22和第三N型重摻雜區23位于第二 P型阱區5中。本專利技術的有益效果為，在不上電情況下，通過寄生SCR泄放電流，具有很強的ESD能力；在上電情況下，LIGBT的寄生SCR不能開啟，不會發生snapback,具有高于擊穿電壓的維持電壓，因此具有很強的抗閂鎖能力。【附圖說明】圖1是現有技術LIGBT器件剖面示意圖；圖2是沒有snapback現象的LIGBT ESD保護結構的TLP曲線圖；圖3是實施例1結構示意圖；圖4是實施例1的等效電路圖；圖5是實施例1中LIGBT的TLP測試圖；圖6是實施例2的結構示意圖；圖7是實施例3的結構示意圖；圖8是實施例4的結構示意圖。【具體實施方式】下面結合附圖和實施例，詳細描述本專利技術的技術方案:本專利技術提供了一種具有強抗閂鎖能力的可控LIGBT ESD保護器件。該器件在不上電情況下，通過寄生SCR泄放電流，具有很強的ESD能力；在上電情況下，LIGBT的寄生SCR不能開啟，不會發生snapback，具有高于擊穿電壓的維持電壓，因此具有很強的抗閂鎖能力。實施例1:如圖3所示，為本例的結構示意圖，包括P型襯底1、位于P型襯底I上端面的絕緣層2和位于絕緣層2上端面的N型外延層3，所述N型外延層3中設置有隔離區13將N型外延層3隔離為兩個部分，所述隔離區13 —側的N型外延層3中設置有第一 P型阱區4和N型阱區6，所述第一 P型阱區4中設置有相互獨立的第一 N型重摻雜區21和第一 P型重摻雜區31，所述N型阱區6中設置有第二 P型重摻雜區32，所述N型外延層3的上端面設置場氧化層8和第一薄氧化層10，所述第一薄氧化層10與第一 P型阱區4的上端面和場氧化層8連接，所述場氧化層8與N型阱區6的上端面連接，所述第一薄氧化層10的上端面設置有第一多晶硅柵9，所述N型外延層3中設置有隔離區13，所述隔離區13另一側的N型外延層3中設置有相互獨立的第二 N型重摻雜區22和第三N型重摻雜區23，在第二 N型重摻雜區22和第三N型重摻雜區23之間的N型外延層3的上端面設置有第二薄氧化層12，所述第二薄氧化層12上端面設置有第二多晶硅柵11，所述第二 N型重摻雜區22和本文檔來自技高網...

【技術保護點】
一種具有ESD保護功能的強抗閂鎖可控LIGBT器件，包括P型襯底（1）、位于P型襯底（1）上端面的絕緣層（2）和位于絕緣層（2）上端面的N型外延層（3），所述N型外延層（3）中設置有隔離區（13）將N型外延層（3）隔離為兩個部分，所述隔離區（13）一側的N型外延層（3）中設置有第一P型阱區（4）和N型阱區（6），所述第一P型阱區（4）中設置有相互獨立的第一N型重摻雜區（21）和第一P型重摻雜區（31），所述N型阱區（6）中設置有第二P型重摻雜區（32），所述N型外延層（3）的上端面設置場氧化層（8）和第一薄氧化層（10），所述第一薄氧化層（10）與第一P型阱區（4）的上端面和場氧化層（8）連接，所述場氧化層（8）與N型阱區（6）的上端面連接，所述第一薄氧化層（10）的上端面設置有第一多晶硅柵（9），所述N型外延層（3）中設置有隔離區（13），其特征在于，所述隔離區（13）另一側的N型外延層（3）中設置有相互獨立的第二N型重摻雜區（22）和第三N型重摻雜區（23），在第二N型重摻雜區（22）和第三N型重摻雜區（23）之間的N型外延層（3）的上端面設置有第二薄氧化層（12），所述第二薄氧化層（12）上端面設置有第二多晶硅柵（11），所述第二N型重摻雜區（22）和第一P型重摻雜區（31）通過導線連接，所述第一多晶硅柵（9）與第一N型重摻雜區（21）和第三N型重摻雜區（23）連接。...

【技術特征摘要】
1.一種具有ESD保護功能的強抗閂鎖可控LIGBT器件，包括P型襯底(I )、位于P型襯底(I)上端面的絕緣層(2)和位于絕緣層(2)上端面的N型外延層(3)，所述N型外延層(3)中設置有隔離區(13)將N型外延層(3)隔離為兩個部分，所述隔離區(13)—側的N型外延層(3)中設置有第一 P型阱區(4)和N型阱區(6)，所述第一 P型阱區(4)中設置有相互獨立的第一 N型重摻雜區(21)和第一 P型重摻雜區(31)，所述N型阱區(6)中設置有第二 P型重摻雜區(32)，所述N型外延層(3)的上端面設置場氧化層(8)和第一薄氧化層(10)，所述第一薄氧化層(10)與第一 P型阱區(4)的上端面和場氧化層(8)連接，所述場氧化層(8)與N型阱區(6)的上端面連接，所述第一薄氧化層(10)的上端面設置有第一多晶硅柵(9)，所述N型外延層(3)中設置有隔離區(13)，其特征在于，所述隔離區(13)另一側的N型外延層(3)中設置有相互獨立的第二 N型重摻雜區(22)...

【專利技術屬性】
技術研發人員：喬明，馬金榮，齊釗，孫成春，曲黎明，樊航，蔣苓利，張波，
申請(專利權)人：電子科技大學，
類型：發明
國別省市：