兩端子多通道ESD器件及其方法技術(shù)

本發(fā)明專利技術(shù)涉及兩端子多通道ESD器件及其方法。在一個實施方式中該方法包括：形成上覆于半導體基底的第一半導體層；形成多個二極管，且使每個二極管的至少一部分在所述第一半導體層內(nèi)；形成延伸通過所述第一半導體層的多個第一阻擋結(jié)構(gòu)，其中所述多個第一阻擋結(jié)構(gòu)的分開的阻擋結(jié)構(gòu)圍繞所述多個二極管中的每個二極管的周界，以禁止電流在所述多個二極管之間橫向流過所述第一半導體層；以及形成從所述第一半導體層內(nèi)延伸到所述半導體基底中的導體。

【技術(shù)實現(xiàn)步驟摘要】
兩端子多通道ESD器件及其方法本分案申請是基于申請?zhí)枮?00910173120.0，申請日為2009年9月7日，專利技術(shù)名稱為“兩端子多通道ESD器件及其方法”的中國專利申請的分案申請。相關(guān)申請的交叉引用本申請涉及題目為“MULT1-CHANNELESD DEVICE AND METHOD THEREFOR”的、具有200810214420.4的申請序列號、具有共同受讓人、公共專利技術(shù)人和專利技術(shù)人Salih等人的以前提交的申請，其由此在這里通過引用被并入。
本專利技術(shù)大體涉及電子學，尤其是涉及形成半導體器件的方法及結(jié)構(gòu)。
技術(shù)介紹
過去，半導體工業(yè)利用各種方法和結(jié)構(gòu)來構(gòu)造靜電放電(ESD)保護器件。根據(jù)一個國際規(guī)范一通常稱為IEC61000-4-2(級2)的國際電工委員會(IEC)規(guī)范，希望ESD器件大約在I納秒內(nèi)對高輸入電壓和電流做出響應(yīng)(IEC的地址在瑞士的3，rue deVarembe, 1211Geneve20)o一些現(xiàn)有的ESD器件使用齊納二極管和P-N結(jié)二極管來試圖提供ESD保護。通常，現(xiàn)有的ESD器件必須使低電容與具有尖銳的擊穿電壓特性折衷。需要尖銳的擊穿電壓特性為ESD器件提供低箝位電壓。在大多數(shù)情況下，器件結(jié)構(gòu)具有通常大于約I到6皮法拉的高電容。高電容限制了 ESD器件的響應(yīng)時間。一些現(xiàn)有的ESD器件工作在穿通模式中，穿通模式要求器件有通常小于約2微米厚的非常薄和精確受控的外延層，并要求在外延層中的低摻雜。這些結(jié)構(gòu)通常使精確地控制ESD器件的箝位電壓很難，特別是很難控制低箝位電壓，例如小于約10伏(IOV)的電壓。在1999年3月9日發(fā)布給Bin Yu等人的美國專利號5，880，511種公開了這樣的ESD器件的一個例子。另一 ESD器件利用垂直MOS晶體管的體區(qū)來在與下面外延層的界面處形成齊納二極管。用于ESD器件的摻雜分布和深度導致高電容和慢響應(yīng)時間。此外，很難控制在薄層中的輕摻雜水平，這使控制ESD器件的擊穿電壓很難。在2007年3月29日出版的專利技術(shù)人MadhurBobde的美國專利申請?zhí)?007/0073807中公開了這樣的ESD器件的例子。常常希望構(gòu)造具有兩個端子的ESD器件，以便ESD器件可組裝在兩端子半導體封裝中。因此，期望有一種靜電放電(ESD)器件，其具有兩個端子，有低電容，有快的響應(yīng)時間，對正和負ESD事件起反應(yīng)，具有良好控制的箝位電壓，在制造中容易控制，并具有可在從低電壓到高電壓的范圍內(nèi)控制的箝位電壓。【附圖說明】圖1簡要示出根據(jù)本專利技術(shù)的靜電放電(ESD)保護器件的電路表示的一部分的實施方式；圖2示出根據(jù)本專利技術(shù)的圖1的ESD器件的實施方式的橫截面部分；圖3到圖5示出在形成根據(jù)本專利技術(shù)的圖1的ESD器件的優(yōu)選方法中的一些步驟的不同的順序的階段；圖6是根據(jù)本專利技術(shù)的圖1到圖5的ESD器件的實施方式的一部分的放大平面圖；圖7是示出根據(jù)本專利技術(shù)的圖1到圖6的ESD器件的V-1特性的曲線；圖8是示出根據(jù)本專利技術(shù)的圖1到圖7的ESD器件的一些載流子濃度的曲線；圖9是示出根據(jù)本專利技術(shù)的圖1到圖8的ESD器件的可選實施方式的V_I特性的曲線.-^4 ， 圖10簡要示出又一靜電放電(ESD)保護器件的電路表示的一部分的實施方式，其為根據(jù)本專利技術(shù)的圖1到圖8的ESD器件的可選實施方式；圖11是示出根據(jù)本專利技術(shù)的圖10的ESD器件的V-1特性的曲線；圖12簡要示出根據(jù)本專利技術(shù)的另一靜電放電(ESD)保護器件的電路表示的一部分的實施方式；以及圖13示出根據(jù)本專利技術(shù)的圖12的ESD器件的實施方式的橫截面部分。為了說明的簡潔和清楚，附圖中的元件不一定按比例繪制，且不同圖中相同的參考數(shù)字表示相同的元件。此外，為了描述的簡單而省略了公知的步驟和元件的說明與細節(jié)。如這里所使用的載流電極表示器件中承載通過該器件的電流的一個元件，如MOS晶體管的源極或漏極、或雙極晶體管的集電極或發(fā)射極、或二極管的陰極或陽極；而控制電極表示器件中控制通過該器件的電流的元件，如MOS晶體管的柵極或雙極晶體管的基極。雖然這些器件在這里被解釋為某個N溝道或P溝道器件、或某個N型或P型摻雜區(qū)，但本領(lǐng)域中的普通技術(shù)人員應(yīng)該認識到，依照本專利技術(shù)，互補器件也是可能的。本領(lǐng)域中的技術(shù)人員應(yīng)認識到，這里使用的詞“在...的期間、在...同時、當...的時候”不是表示一有啟動行為就會馬上發(fā)生行為的準確術(shù)語，而是在被初始行為激起的反應(yīng)之間可能有一些微小但合理的延遲，例如傳播延遲。詞“大約”或“實質(zhì)上”的使用意指元件的值具有被預(yù)期非常接近于規(guī)定值或位置的參數(shù)。然而，如在本領(lǐng)域中所公知的，總是存在阻止值或位置確切地如規(guī)定的微小變化。本領(lǐng)域中完全確認，直到約10% (且對于半導體摻雜濃度，直到20%)的變化是偏離確切地如所述的理想目標的合理變化。為了附圖的清楚，器件結(jié)構(gòu)的摻雜區(qū)被示為一般具有直線邊緣和精確角度的角。但是，本領(lǐng)域的技術(shù)人員理解，由于摻雜物的擴散和活化，摻雜區(qū)的邊緣一般不是直線，并且角可能不是精確的角度。【具體實施方式】圖1簡要示出靜電放電(ESD)保護器件或ESD器件10的一部分的實施方式，該ESD器件10具有低電容、快響應(yīng)時間，并可容易作為兩端子器件被組裝在兩端子半導體封裝內(nèi)。器件10包括兩個端子一第一端子11和第二端子12，并配置成提供端子11和12之間的雙向ESD保護。端子11和12中任一個可為輸入端子或輸出端子。輸出端子通常連接到受器件10保護的另一元件(未示出)。例如，端子11和12可連接在兩個電線之間，這兩個電線形成兩個電子設(shè)備之間的通信線或數(shù)據(jù)傳輸線，或端子12可用作輸出端子并連接到穩(wěn)壓電源(例如5V電源)的高側(cè)，端子11連接到電源的低側(cè)。端子11和12可被連接到兩端子半導體封裝例如S0D323或S0D923封裝的兩個端子。將器件10組裝到兩端子半導體封裝中便于使用器件10來代替現(xiàn)有的兩端子ESD器件。此外，器件10的配置允許器件10組裝到半導體封裝中，而與端子11或12中的哪個連接到封裝的哪個端子無關(guān)。這有利地消除了反向連接的組裝錯誤，從而減少了組裝成本并降低了器件10的成本。器件10還配置成在端子11和12之間有低電容。器件10形成為將端子11和12之間形成的最大電壓限制到器件10的箝位電壓。此外，器件10形成有尖銳的膝點電壓或尖銳的擊穿電壓特性，該特性有助于精確地控制箝位電壓的值。低電容有助于給器件10提供快響應(yīng)時間。器件10包括多個控向二極管通道例如第一控向二極管通道，第一控向二極管通道包括第一控向二極管14、第二控向二極管21和齊納二極管18。第二控向二極管通道包括第三控向二極管20、第四控向二極管15和齊納二極管19。器件10還包括被示為二極管85和87的兩個背對背二極管。第一控向二極管14具有共同連接到端子11的陽極和連接到齊納二極管18的陰極的陰極。二極管18的陽極連接到第二控向二極管21的陽極。二極管21的陰極連接到端子12。類似地，第三控向二極管20的陽極連接到端子12和背對背二極管的二極管85的陽極。二極管20的陰極連接到齊納二極管19的陰極。二極管19的陽極連接到第四控向二極管15的陽極和背對背二極管的二極管87的陽極。二極管87的陰極連接到二極管85的陰極。二極管15的陰極連接到端子11。二極管14、本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種形成ESD器件的方法，包括：形成上覆于半導體基底的第一半導體層；形成多個二極管，且使每個二極管的至少一部分在所述第一半導體層內(nèi)；形成延伸通過所述第一半導體層的多個第一阻擋結(jié)構(gòu)，其中所述多個第一阻擋結(jié)構(gòu)的分開的阻擋結(jié)構(gòu)圍繞所述多個二極管中的每個二極管的周界，以禁止電流在所述多個二極管之間橫向流過所述第一半導體層；以及形成從所述第一半導體層內(nèi)延伸到所述半導體基底中的導體。

【技術(shù)特征摘要】
2008.10.15 US 12/251,9781.一種形成ESD器件的方法，包括: 形成上覆于半導體基底的第一半導體層； 形成多個二極管，且使每個二極管的至少一部分在所述第一半導體層內(nèi)； 形成延伸通過所述第一半導體層的多個第一阻擋結(jié)構(gòu)，其中所述多個第一阻擋結(jié)構(gòu)的分開的阻擋結(jié)構(gòu)圍繞所述多個二極管中的每個二極管的周界，以禁止電流在所述多個二極管之間橫向流過所述第一半導體層；以及 形成從所述第一半導體層內(nèi)延伸到所述半導體基底...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：A·薩利赫，劉明焦，T·肯納，
申請(專利權(quán))人：半導體元件工業(yè)有限責任公司，
類型：發(fā)明
國別省市：