用于直接表面安裝的裸露芯片封裝制造技術

封裝的半導體器件（100）包括包含襯底（112）的半導體芯片（110），其包括具有包含有源電路（114）的頂部（113）和底部（116）的襯底，在所述襯底的所述底部上直接連接至少一個背部金屬層（118）。包括具有封裝在成型材料內的芯片焊盤（125）和多條引線（127）的成型材料（132）的封裝（130），其中引線包括包含接合部分（127（a）（1））的暴露部分（127（a））。半導體芯片的頂部連接至芯片焊盤，而且封裝包括將背部金屬層沿著封裝的底面暴露的間隙。接線將半導體芯片的頂部上的焊盤耦合至引線。接合部分、沿著封裝底面的成型材料和背部金屬層相對于彼此全部基本位于一個平面。

【技術實現步驟摘要】
【國外來華專利技術】【專利摘要】封裝的半導體器件（100）包括包含襯底（112）的半導體芯片（110），其包括具有包含有源電路（114）的頂部（113）和底部（116）的襯底，在所述襯底的所述底部上直接連接至少一個背部金屬層（118）。包括具有封裝在成型材料內的芯片焊盤（125）和多條引線（127）的成型材料（132）的封裝（130），其中引線包括包含接合部分（127（a）（1））的暴露部分（127（a））。半導體芯片的頂部連接至芯片焊盤，而且封裝包括將背部金屬層沿著封裝的底面暴露的間隙。接線將半導體芯片的頂部上的焊盤耦合至引線。接合部分、沿著封裝底面的成型材料和背部金屬層相對于彼此全部基本位于一個平面。【專利說明】用于直接表面安裝的裸露芯片封裝
所公開的實施例涉及包括具有裸露襯底(例如，硅)的芯片的封裝的半導體器件以及包括這種封裝的半導體器件的電子組件。
技術介紹
對于包括至少一個半導體芯片在其中的半導體封裝，尤其是對于功率集成電路(1C)，散熱問題是很重要的問題。具有較差散熱性能的半導體封裝不僅會產生錯誤，而且會降低產品可靠性并極大地增加制造成本。其中一種公知的功率封裝包括增強型冷卻，它是含有散熱板(例如，銅板)的裸露散熱板封裝，該散熱板裸露在封裝的底部。使用熱傳導芯片附著材料將芯片面向(有源頂部)散熱板的頂部接合。另一種公知功率封裝是裸露硅封裝，其中倒裝芯片將半導體芯片安裝在芯片焊盤上，并暴露半導體芯片的底部。然后通過使用導熱硅脂將散熱板熱耦合至半導體芯片。這兩種功率封裝都具有大量的熱阻力，降低了冷卻性能，由于冷卻路徑中的多個界面，增加了封裝的熱阻力。例如，裸露的散熱板封裝包括半導體襯底(例如，硅)、芯片附著材料、散熱板和冷卻路徑中從半導體頂部到下面的工件如印制電路板的焊料。類似地，裸露的硅封裝包括襯底、導熱硅脂和冷卻路徑中從半導體芯片頂部到大氣中的散熱片。
技術實現思路
所公開的實施例認識到常規封裝的半導體器件，尤其是高功率半導體器件，在工作時由于較高的熱阻力能夠達到較高的結溫度，其中較高的熱阻力是由多個界面兩端的大熱電阻降造成的，在工作時，這些多個界面干擾封裝器件到其散熱片的散熱。通過具有彼此基本是平面的引線的接合部分、封裝的底面以及半導體芯片的背部，允許封裝的半導體器件直接焊接到工件如印制電路板(PCB)上。最終由于熱冷卻路徑到工件的界面的減少提高了工件(例如，PCB)的散熱。一個公開的實施例包括封裝的半導體器件，其包括半導體芯片，半導體芯片包含襯底和至少一個與襯底的底部直接相連的背部金屬層，襯底包括頂部和底部，頂部包括有源電路。包括具有芯片焊盤和多條引線的成型材料的封裝被封在成型材料內，其中所述引線包括包含接合部分的裸露部分。半導體芯片的頂部連在芯片的焊盤上，而且封裝包括將背部金屬層沿著封裝的底面暴露的間隙。接線將半導體芯片頂部上的焊盤耦合到引線上。接合部分、封裝的底面和背部金屬層相對于彼此全部基本位于一個平面。另一個公開的實施例包括電子組件，該組件包括所公開的封裝的半導體器件和包括多個表面焊盤的PCB。提供了從背部金屬層和引線的接合部分到PCB上的表面焊盤的直接焊接連接。與傳統組件相比，所公開的封裝的半導體器件提供的直接可焊接性降低了組件成本，例如，通過消除導熱硅脂和散熱器的需要，以及連接散熱器所增加的處理。此外，直接焊接減小了 PCB組件的板空間，而且通過使用表面貼片器件(SMD)規則簡化了 PCB布局。【專利附圖】【附圖說明】圖1A是根據示例性實施例的包括引線封裝的示例性封裝的半導體器件的截面圖，其中用于直接表面安裝的半導體芯片的背部金屬沿著封裝的底面暴露。圖1B是根據示例性實施例的包括無引線封裝的示例性封裝的半導體器件的截面圖，其中半導體芯片的背部金屬沿著封裝表面的底面暴露。圖2是根據示例性實施例的包含圖1A所示的封裝的半導體器件的示例性電子組件的截面圖，該半導體器件的通過使用直接焊接連接表面安裝到多層PCB。【具體實施方式】圖1A根據示例性實施例圖示了包括引線封裝的示例性封裝的半導體器件100，其中，半導體芯片110的背部金屬沿著封裝的底面暴露以用于直接表面安裝。半導體芯片110包括襯底(例如，硅或硅/鍺)112和位于襯底112的底部116上的至少一個背部金屬層118，襯底包括頂部113和底部116，頂部113包括有源電路114。半導體芯片110的頂部表面113上的有源電路114被配置為提供IC電路功能。背部金屬層118直接連接到半導體芯片110的底部116。能夠使用各種背部金屬層118。在一個實施例中，背部金屬層118是單金屬層，例如，銅層。銅層的厚度通常為3μπι到6μπι，但是能比這個范圍更薄或更厚。其中一個示例性過程包括在形成銅層之前形成薄的籽晶層。在另一個實施例中，背部金屬層包括半導體芯片110的背部116上的第一金屬層和包括與在第一金屬層上的第一金屬層不同的至少一個第二金屬層的多層金屬棧。例如，第一金屬層能夠包括鈦。公知鈦為娃和其他半導體提供良好的粘附性，因此建立有效的“粘著層”。其他實施例可以包括鉭、鈀、釩或鑰作為與半導體芯片110的背部116連接的第一層。與鈦一樣，這些金屬為硅提供良好的粘附性，因為它們能夠在相對較低的溫度下與硅形成中間金屬硅化物。具體多層背部金屬棧(stack)的若干實例包括鈦上覆銅，鈦上覆銀，鈦上覆銅，棧包括第一、第二和第三金屬層，例如鈦上覆鎳再覆金，和鈦上覆鎳再覆銀。鎳層能夠為下面的金屬層提供保護以免受到機械刻劃和腐蝕。在其他示例性實施例中，第一金屬層或第二金屬層能夠包括鎳。例如，鎳上覆鉻再覆銀或金上覆鎳再覆鈀。鉻能夠充當阻擋層的作用以阻止金屬擴散到襯底中，提供應力緩沖層，而且由于其較高的斷裂強度還用于阻止金屬棧內的斷裂。多層金屬棧的典型厚度能夠包括第一金屬層為I到2千埃(kAj，第二金屬層為2到4千埃(k人)，第三金屬層為10到20千埃(kAj。當金用于第三金屬層時，金的厚度能夠明顯厚于20千埃(k人)。具體的金屬層厚度能夠比這些范圍更薄或更厚。背部金屬層118的區域與半導體芯片110的底部116的區域匹配。此處所用的“直接相連”是指不包括任何中間層的連接。與半導體芯片Iio的底部116的區域匹配的背部金屬層118由在單片化之前的半導體芯片110的背部116上的背部金屬層118提供(例如，當半導體芯片110是晶圓形式時，背部金屬層118被放置在襯底112的底部116)，以使單片化過程將晶圓切割成多個半導體芯片，使得每個半導體芯片具有的區域在通過背部金屬118和襯底112切割過程中是恒定的。圖1A的封裝130顯示為引線封裝，其包括成型材料132，例如具有芯片焊盤125和多個引線127的標準環氧樹脂封裝材料，其中引線包括裝入成型材料132內的部分和暴露部分127 (a)，暴露部分上的引線顯示為彎曲的，其包括接合部分127 (a) (1)，顯示為引腳127 (a) (I)。半導體芯片110的頂部113由芯片連接材料126如環氧樹脂連接至芯片焊盤125。背部金屬層118由成型材料132中的間隙沿著封裝130的底面130 (a)部分來暴露。該封裝能夠由成型材料中的間隙成型，以暴露背部金屬層118。背部金屬層118允許封裝的半導體器件100直接焊接本文檔來自技高網...

【技術保護點】
一種封裝的半導體器件，其包括：半導體芯片，其包括具有包含有源電路的頂部和底部的襯底和在所述襯底的所述底部上的至少一個背部金屬層，其中所述背部金屬層直接附著到所述半導體芯片的所述底部，并且所述背部金屬層的區域與所述半導體芯片的所述底部的區域匹配；封裝，其包括具有芯片焊盤和多條引線的成型材料，所述芯片焊盤和多條引線被封裝入所述成型材料內，其中所述多條引線包括含有接合部分的暴露部分；其中所述半導體芯片的所述頂部連接到所述芯片焊盤，并且其中所述封裝包括將所述背部金屬層沿著所述封裝的底部暴露的間隙；和接線，其將所述半導體芯片的所述頂部上的焊盤耦合至所述多條引線；其中，所述接合部分、沿著所述封裝的所述底部的所述成型材料和所述背部金屬層相對于彼此全部基本位于一個平面。

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：F·于，L·萊特，CT·芬，S·霍爾頓，
申請(專利權)人：德克薩斯儀器股份有限公司，
類型：
國別省市：