一種探地雷達高精度時序控制電路制造技術

一種探地雷達高精度時序控制電路，其特征在于：包括與上位機進行通信的SPI接口；對SPI接口獲得數據進行掃描的掃描單元；掃描單元發出的發射脈沖在觸發脈沖同步單元中與主時鐘同步后直接向外輸出，掃描單元發出的接收脈沖在觸發脈沖同步單元中與主時鐘同步后經延時電路向外輸出。

【技術實現步驟摘要】
【專利摘要】本專利技術公開了一種探地雷達高精度時序控制電路，包括與上位機進行通信的SPI接口；對SPI接口獲得數據進行掃描的掃描單元；掃描單元發出的發射脈沖在觸發脈沖同步單元中與主時鐘同步后直接向外輸出，掃描單元發出的接收脈沖在觸發脈沖同步單元中與主時鐘同步后經延時電路向外輸出。本專利技術所公開的探地雷達高精度時序控制電路，可通過SPI接口進行參數設置，參數調節靈活；使用具有微調功能的延時芯片，最小可實現1ps精度延時；同步設計減少了時間抖動誤差，提高了時序控制電路的穩定度；設置了多種掃描形式，探地雷達系統需要更改掃描形式時，高精度時序控制電路無需做任何硬件和軟件更改，僅僅通過SPI接口進行參數設置即可實現。【專利說明】一種探地雷達高精度時序控制電路
本專利技術涉及地下目標探測領域，尤其涉及探地雷達高精度時序控制電路。
技術介紹
根據沖擊脈沖體制等效采樣原理的要求，雷達系統等效取樣精度越高，還原的雷達信號越真實，目標的探測精度越高。探地雷達高精度時序控制電路是實現等效采樣數據采集的關鍵，是探地雷達的核心技術，用于啟動天線系統的采樣保持和控制單元系統的A/D轉換，它能夠精確控制等效采樣的采樣時刻，確保雷達系統獲取較高的時間分辨率。高精度時序控制電路有斜波比較方式和可編程延遲芯片方式。斜波比較方式可以通過改變階梯波階梯電壓調節步進間隔值At，但是模擬電路易受噪聲、溫度影響，相位噪聲大，難以確保At值的高精度要求。有些可編程延遲芯片方式在實現過程中沒有考慮到同步問題，抖動誤差偏大，而抖動直接影響了高精度時序的穩定性。另外，在掃描形式上比較單一，只有步進掃描形式或步退掃描形式。
技術實現思路
本專利技術所要解決的技術問題就是提供一種探地雷達高精度時序控制電路。本專利技術采用如下技術方案: 一種探地雷達高精度時序控制電路，包括與上位機進行通信的SPI接口 ；對SPI接口獲得數據進行掃描的掃描單元；掃描單元發出的發射脈沖在觸發脈沖同步單元中與主時鐘同步后直接向外輸出，掃描單元發出的接收脈沖在觸發脈沖同步單元中與主時鐘同步后經延時電路向外輸出。進一步的,還包括有存儲上位機發送命令參數的存儲單元。進一步的，所述的SPI接口、掃描單元和存儲單元都集成于FPGA內。進一步的，所述的主時鐘為125MHz差分ECL時鐘。進一步的，所述的延時電路為具有微調功能的聞精度可編程延時芯片。進一步的，微調功能最小精度為lps。進一步的，掃描單元的掃描形式為步進掃描、步退掃描或疊加掃描。本專利技術的有益效果為: 本專利技術所公開的探地雷達高精度時序控制電路，可通過SPI接口進行參數設置，參數調節靈活；使用具有微調功能的延時芯片，最小可實現Ips精度延時；同步設計減少了時間抖動誤差，提高了時序控制電路的穩定度；設置了多種掃描形式，探地雷達系統需要更改掃描形式時，高精度時序控制電路無需做任何硬件和軟件更改，僅僅通過SPI接口進行參數設置即可實現。【專利附圖】【附圖說明】圖1是本專利技術實施例1所公開的時序控制電路的電路方框圖。【具體實施方式】為了使本專利技術的目的、技術方案及優點更加清楚明白，以下結合實施例，對本專利技術進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本專利技術，并不用于限定本專利技術。實施例1，如圖1所示，本實施例公開了一種探地雷達高精度時序控制電路，包括與上位機進行通信的SPI接口 ；對SPI接口獲得數據進行掃描的掃描單元；掃描單元發出的發射脈沖在觸發脈沖同步單兀中與主時鐘同步后直接向外輸出，掃描單兀發出的接收脈沖在觸發脈沖同步單元中與主時鐘同步后經延時電路向外輸出。進一步的,還包括有存儲上位機發送命令參數的存儲單元。進一步的，所述的SPI接口、掃描單元和存儲單元都集成于FPGA內。進一步的，所述的主時鐘為125MHz差分ECL時鐘。進一步的，所述的延時電路為具有微調功能的聞精度可編程延時芯片。進一步的，微調功能最小精度為lps。進一步的，掃描單元的掃描形式為步進掃描、步退掃描或疊加掃描。具體的說:本實施例所公開的時序控制電路包括SPI接口設計、多種掃描形式設計、延時電路設計以及觸發脈沖同步設計。SPI接口設計分別通過接插座上的CLK、CS、DATA信號與上位機相連接，探地雷達高精度時序控制電路通過SPI 口接收上位機發送的命令參數，并將命令參數數據進行存儲，FPGA根據SPI 口接收參數選擇掃描形式，通過計數比較方式對各種時序進行軟件調整，輸出信號連接觸發脈沖同步設計，其中同步后的發射觸發脈沖直接輸出，同步后的接收觸發脈沖經延時電路進行延時輸出。在FPGA內部模擬SPI時序編程。實現方法如下: 第一步:cs為高電平時，各個寄存器清空； 第二步:CS為低電平時，檢測CLK時鐘的上升沿，每個上升沿，數據進行一次移位，直至接收至32位數據，產生數據接收完成標志； 第三步:根據數據前8位，確定接收的數據類型，分別鎖存于相應的寄存器。根據存儲數據中的掃描形式參數，多種掃描形式設計判別采取哪種掃描形式，具體如下: 掃描形式參數為I時，程序調用加法計數器，以發射脈沖同頻時鐘作為計數時鐘，步進長度參數作為計數終值，每個時鐘上升沿步進計數值加1，完成時窗內步進掃描； 掃描形式參數為2時，程序調用減法計數器，以發射脈沖同頻時鐘作為計數時鐘，步進長度參數作為計數初始值，每個時鐘上升沿步進計數值減1，完成時窗內步退掃描； 掃描形式參數為3時，程序根據參數中疊加次數N和步進長度參數，對發射脈沖同頻時鐘作為計數時鐘，每N個時鐘上升沿步進計數值加I，從而完成時窗內N次疊加掃描；觸發脈沖同步設計為了減小延時電路造成的時間抖動，對FPGA，即現場可編程門陣列輸出的兩個觸發脈沖信號采取與主時鐘同步方式。時鐘源選擇為125MHz差分ECL時鐘，ECL時鐘的優點是抖動小、轉換速度快，選擇此類時鐘能夠大大降低系統時鐘抖動帶來的誤差。時鐘源經時鐘驅動器分為三路，第一路送往第一個D觸發器輸入時鐘腳，實現發射觸發脈沖與主時鐘的同步；第二路送往第二個D觸發器輸入時鐘腳，實現接收觸發脈沖與主時鐘的同步；第三路經電平轉換為TTL電平送往FPGA。延時電路設計由具有微調功能的高精度LVPECL電平可編程延時芯片實現，數據總線由FPGA產生，輸入信號與觸發脈沖同步輸出信號相連接。以5ps精度延時為例，FPGA控制實現延時方案如下: 第一步:保持延時芯片數據總線不變，通過D/A調節延時芯片FTUNE輸入電壓，調節延時芯片輸出5ps ； 第二步:復位微調，通過延時芯片數據總線加I方式調節延時芯片輸出10ps。兩個步驟依次循環，從而實現5ps的精確調節。【權利要求】1.一種探地雷達高精度時序控制電路，其特征在于:包括與上位機進行通信的SPI接口 ；對SPI接口獲得數據進行掃描的掃描單元；掃描單元發出的發射脈沖在觸發脈沖同步單元中與主時鐘同步后直接向外輸出，掃描單元發出的接收脈沖在觸發脈沖同步單元中與主時鐘同步后經延時電路向外輸出。2.根據權利要求1所述的探地雷達高精度時序控制電路，其特征在于:還包括有存儲上位機發送命令參數的存儲單元。3.根據權利要求2所述的探地雷達高精度時序控制電路，其特征在于:所述的SPI接口、掃描單元和存儲單元都集成于FPGA內。4.根據權利要求1所本文檔來自技高網...

【技術保護點】
一種探地雷達高精度時序控制電路，其特征在于：包括與上位機進行通信的SPI接口；對SPI接口獲得數據進行掃描的掃描單元；掃描單元發出的發射脈沖在觸發脈沖同步單元中與主時鐘同步后直接向外輸出，掃描單元發出的接收脈沖在觸發脈沖同步單元中與主時鐘同步后經延時電路向外輸出。

【技術特征摘要】

【專利技術屬性】
技術研發人員：黃素貞，楊振濤，孫兆峰，王春和，趙翠榮，郭富強，費翔宇，耿紅巖，王君超，崔振興，
申請(專利權)人：中國電子科技集團公司第二十二研究所，
類型：發明
國別省市：