溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。

本發明涉及芯片設計技術領域，具體是一種時序約束自動化的生成方法。本方法先基于設計文檔確定所需創建時鐘的實際需求，然后基于實際需求生成時鐘清單，時鐘清單的內容包括PLL源、時鐘類型、時鐘名稱、源路徑、主時鐘名稱、主時鐘源路徑、頻率、主時鐘占空...
該專利屬于山東華芯半導體有限公司所有，僅供學習研究參考，未經過山東華芯半導體有限公司授權不得商用。

詳細技術文檔下載地址

溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。