本發明涉及一種基于改進YOLO算法的PCB缺陷檢測系統以及方法，所述檢測系統是采用了改進的YOLOX算法，通過優化數據增強，減少單一Mosaic數據增強帶來的不穩定性，提高了模型的精度，包括：圖像采集處理模塊、神經網絡模型改進模塊、模型...

本發明公開一種適用于SIOV虛擬化設備的高速IOMMU電路，主要包括CSR配置模塊、代換處理模塊、頁式代換模塊，PCACHE（頁高速緩沖存儲器）、TLB（快表）模塊，訪存接口模塊；其中TLB模塊包括PAGETLB（頁表的快表）和PDTL...

本發明屬于賽事預測技術領域，特別涉及基于申威平臺和深度學習預測電子競技賽事結果的方法。包括如下步驟：數據收集與預處理；根據項目本身特點進行相關數據的爬取，并且對爬取到的數據進行存儲、清洗和處理；模型構建與訓練；選擇適合的機器學習或深度學...

本發明屬于臺賬管理技術領域，特別涉及一種融合BS和CS架構的服務器臺賬管理統計方法。包括如下步驟：運維和開發人員通過瀏覽器端B訪問Web服務器端S，該Web服務器端S向指定申威服務器端C發送采集信號；申威服務器端C的開放端口用來接收We...

本發明屬于計算機技術領域，特別涉及一種基于申威平臺的金融風控引擎運行方法。包括：在申威平臺服務器的容器鏡像引擎中，容器化運行相關的中間件服務；在申威平臺部署數據庫軟件系統；在申威平臺金融風控引擎的配置文件中修改配置文件；在WEB管理端打...

本發明屬于大數據處理技術領域，特別涉及一種基于倒排索引申威平臺的海量小文件存取方法及系統。包括如下步驟：步驟一：在申威平臺服務器部署分布式文件系統，開啟腳本確認文件系統正常工作，并檢測小文件處理請求；步驟二：判斷是否收到小文件上傳請求；...

本發明屬于計算機數據處理技術領域，特別涉及一種基于CUDA的隨機投影方法。包括：從外部輸入源獲取輸入數據的批次大小和特征維度，并根據輸入維度計算需要處理的批次數量；根據預設的投影類型以及多維隨機種子，選擇不同的隨機因子生成方式，為每個輸...

本發明屬于集成電路數字IC技術領域，特別涉及一種基于改進CORDIC算法的MISH函數實現方法。包括：首先對MISH函數表達式進行等價轉換；然后對等價轉換后的MISH函數表達式進行運算分解成五個部分；通過基于雙曲坐標下的CORDIC算法...

本發明公開一種面向卷積神經網絡的激活類函數表達式生成器及方法，包括：函數配置模塊，用于生成分段函數段位與分段值信息，并對函數運算構造模塊發送函數構造配置信息與操作數信息；分段函數信息生成模塊根據函數配置模塊的信息對函數的輸入值生成函數段...

本發明屬于程序移植技術領域，特別涉及一種基于國產申威處理器的hadoop移植方法及系統。包括如下步驟：步驟一：修改Hadoop源代碼，使其通過申威編譯器的編譯環境；步驟二：在編譯鏈接規則文件中，添加申威openeuler系統編譯選項及對...

本發明屬于計算機數據處理技術領域，特別涉及一種用于輸入的三維數據信息賦予同步控制信息的方法。包括：在請求數據包發送給目標緩存時，同步將控制信息打包存入緩存區模塊的ram中，記為ramA；在請求的三維數據進入緩存區模塊后，同樣存入ram中...

本發明屬于集成電路驗證技術領域，特別涉及一種基于硬件仿真加速器的PCIe橋片驗證方法。包括待驗證的PCIe橋片控制器、模式配置模塊、適用于硬件仿真加速器的降速橋模塊和商用PCIe設備，其中降速橋模塊一端通過金手指連接商用PCIe設備，降...

本發明屬于集成電路技術領域，特別涉及一種加速AI計算的方法和裝置。包括：步驟S1：圖像信號處理單元接收傳感器的圖像數據，根據配置判斷是否需要干預信號對圖像數據進行干預；步驟S2：判斷配置的干預方式類型；若配置類型為干預方式一，則根據閾值...

本發明屬于深度學習加速器集成電路技術領域，特別涉及一種可配置卷積累加處理裝置及其方法。包括卷積累加預處理模塊、卷積累加控制模塊、卷積累加加法陣列模塊、卷積累加精度轉換模塊和卷積累加緩存模塊，其中卷積累加控制模塊根據卷積累加模式，選擇進行...

本發明公開一種單存儲空間緩存DMA命令組結構，屬于直接存儲訪問領域，包括主機、虛擬Group配置模塊、DMA命令組緩存模塊和從機；其中，虛擬Group配置模塊的輸入端與主機的輸出端連接，輸出端與DMA命令組緩存模塊的輸入端連接；DMA命...

本發明涉及一種基于多核AI芯片的DMA訪存優化方法，所述DMA訪存優化方法基于數據合并傳輸方式實現，其DMA中包括主機Master模塊和從機Slave模塊，所述主機Master模塊具有指令信息接收、存儲、發送以及提交釋放；所述從機Sla...

本發明公開一種用于神經網絡卷積層的數據處理方法及硬件電路，屬于計算機領域。通過將神經網絡卷積層中用于卷積計算的權重數據和特征數據經過特定的映射規則排布在內存中，并設計合理的乘累加器陣列和與之相匹配的帶寬，使得設計的卷積神經網絡加速器能實...

本發明屬于信息通信和網絡安全技術領域，特別涉及一種申威平臺的正則匹配方法及裝置。包括：獲取正則表達式和待檢索的報文數據；根據當前的正則特征庫對輸入的正則表達式進行識別和解析；其中所述正則特征庫包括正則的匹配類型和對應的匯編指令程序，正則...

本發明屬于芯片驗證技術領域，特別涉及一種基于FPGA的異步PCIE接口驗證模組及方法。包括：發送通路，在所述發送通路中，異步FIFO控制模塊將PCIE接口控制模塊發送過來的異步數據寫到異步FIFO模塊中，異步FIFO模塊將異步數據同步到...

本發明公開一種多端口PCIE橋接芯片中斷處理方法，屬于芯片電路領域。檢測多端口PCIE橋接芯片中每個端口的中斷事件；對檢測到中斷事件進行處理；將處理后的中斷事件進行上報。本發明判斷當前虛擬交換機端口號，檢測其中所有下游端口的INTx中斷...